[发明专利]电子芯片封装在审
申请号: | 201910823708.X | 申请日: | 2019-09-02 |
公开(公告)号: | CN110875264A | 公开(公告)日: | 2020-03-10 |
发明(设计)人: | O·奥里;R·贾勒特 | 申请(专利权)人: | 意法半导体(图尔)公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/56 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;张昊 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子 芯片 封装 | ||
1.一种器件,包括:
支持件;
导电层,覆盖所述支持件;
半导体芯片,位于所述导电层上,其中所述半导体芯片具有约150微米以下的厚度;以及
绝缘壳体。
2.根据权利要求1所述的器件,其中所述半导体芯片包括集成电子部件的有源表面。
3.根据权利要求1所述的器件,其中所述导电层是金属。
4.根据权利要求1所述的器件,其中所述半导体芯片包括限定雪崩二极管的电极的掺杂区域。
5.根据权利要求1所述的器件,其中所述绝缘壳体限定CSP型封装。
6.根据权利要求1所述的器件,其中所述半导体芯片的厚度小于100微米。
7.根据权利要求1所述的器件,其中所述支持件、所述半导体芯片和所述导电层在二维中具有彼此相同的尺寸和形状。
8.根据权利要求1所述的器件,其中所述支持件、所述半导体芯片和所述导电层形成平行六面体形状的叠层。
9.一种方法,包括:
在半导体晶圆的后表面上形成导电层;
将支持件耦合至所述导电层;
在所述半导体晶圆中形成多个沟槽,使所述半导体晶圆的多个芯片彼此分离;以及
在所述多个芯片、所述导电层和所述支持件周围形成绝缘壳体,其中所述支持件的表面保持从所述绝缘壳体暴露。
10.根据权利要求9所述的方法,包括:在保持从所述绝缘壳体暴露的所述表面处去除所述支持件的一部分。
11.根据权利要求9所述的方法,在形成所述导电层之前,所述方法包括在所述后表面处减薄所述半导体晶圆。
12.根据权利要求11所述的方法,其中所述半导体晶圆被减薄以具有约150微米以下的厚度。
13.根据权利要求9所述的方法,其中将所述支持件耦合至所述导电层包括:使用粘合材料来将所述支持件耦合至所述导电层。
14.根据权利要求9所述的方法,其中形成所述多个沟槽包括:蚀刻所述半导体晶圆、所述导电层和所述支持件。
15.一种半导体封装,包括:
支持件;
半导体芯片,位于所述支持件上;
导电层,位于所述半导体芯片和所述支持件之间,所述支持件、所述半导体芯片和所述导电层具有彼此共面的侧表面;以及
绝缘材料,位于共面的所述侧表面上。
16.根据权利要求15所述的半导体封装,其中所述半导体芯片具有约150微米以下的厚度。
17.根据权利要求15所述的半导体封装,其中所述半导体芯片包括限定雪崩二极管的电极的掺杂区域。
18.根据权利要求15所述的半导体封装,其中所述导电层是金属材料。
19.根据权利要求15所述的半导体封装,其中所述绝缘材料覆盖所述支持件的底表面。
20.根据权利要求19所述的半导体封装,其中除了所述半导体芯片的多个端子,所述绝缘材料覆盖所述半导体芯片的有源表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(图尔)公司,未经意法半导体(图尔)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910823708.X/1.html,转载请声明来源钻瓜专利网。