[发明专利]电子芯片封装

说明书

本发明涉及一种器件，包括支持件、覆盖支持件的导电层、位于导电层上的半导体衬底和绝缘壳体。

技术领域

本公开涉及电子器件，并且更具体地，涉及包括容纳在封装中的电子芯片的电子器件。

背景技术

电子芯片通常由半导体衬底来限定，半导体衬底的内部和顶表面处定位有一个或多个互连部件(诸如晶体管)，用于形成芯片的电路。在特定应用(诸如静电放电保护)中，芯片包括雪崩二极管。

通常地，芯片被容纳在封装中。封装包括连接端子，通常用于焊接或锡焊至诸如PCB(“印刷电路板”)的印刷电路。对于包括紧凑地容纳在封装中的电子芯片的器件，通常使用CSP型封装(“芯片级封装”)，也就是说，该封装占据较小的表面积，通常小于芯片衬底的1.2倍。

发明内容

一个或多个实施例的目的在于一种器件，其包括支持件、覆盖支持件的导电层、位于导电层上的半导体衬底或芯片以及绝缘壳体。

根据一个实施例，该器件包括位于衬底内和衬底顶部上的电子部件。

根据一个实施例，导电层是金属。

根据一个实施例，衬底包括限定雪崩二极管的电极的掺杂区域。

根据一个实施例，壳体限定CSP型封装。

一个实施例提供了一种形成上述限定的器件的方法。

根据一个实施例，该方法包括同时形成多个上述限定的器件的步骤。

根据一个实施例，器件的衬底是同一半导体晶圆的部分。

根据一个实施例，该方法包括在半导体晶圆的后表面上形成导电层的步骤。

根据一个实施例，该方法包括在导电层的后表面侧上布置支持板的步骤。

根据一个实施例，该方法包括形成界定衬底的沟槽的步骤，沟槽优选达到位于支持板中的水平。

附图说明

将在以下结合附图的具体实施例的非限制性描述中详细讨论上述和其他特点和优点。

图1以示图1A和示图1B的截面图和顶视图示意性示出了在封装中包括电子芯片的器件的实施例；

图2是示意性示出了图1的器件在操作中的示例的截面图；

图3示出了同时形成图1的多个器件的方法的步骤3A至3D；以及

图4示出了同时形成图1的多个器件的方法的步骤4A至4C。

具体实施方式

在不同的附图中，相同的元素用相同的参考标号表示。具体地，不同实施例共同的结构和/或功能元件可以用相同的参考标号指定，并且可以具有相同的结构、尺寸和材料特性。

为了清楚，仅示出了有助于理解所述实施例的那些步骤和元素并进行详细说明。特别地，未示出电子芯片电路，所述实施例与当前芯片电路兼容。

贯穿本公开，术语“连接”用于指定电路元件之间的直接电连接，而术语“耦合”用于指定电路元件之间的电连接，其可以是直接的或者可以经由一个或多个中间元件(诸如电阻器、电容器、晶体管或缓冲器)。除非另有说明，否则当使用术语“耦合”时，可通过直接连接来实施连接。

在以下描述中，除了图1B，当提及限定绝对位置的术语(诸如“上”、“下”、“左”、“右”等)或相对位置的术语(诸如“之上”、“之下”、“上部”、“下部”等)或限定方向的术语(诸如术语“水平”、“垂直”等)时，所指的是附图的定向。

本文使用术语“约”、“基本”和“…的数量级”来指定所指值的正负10％、优选正负5％的公差。