[发明专利]集成电路器件及其制造方法

说明书

本公开涉及集成电路器件及其制造方法。一种方法，包括：形成栅极电介质，该栅极电介质包括在第一半导体区域上延伸的第一部分；形成阻挡层，该阻挡层包括在栅极电介质的第一部分上方延伸的第一部分；形成第一功函数调整层，该第一功函数调整层包括位于阻挡层的第一部分上方的第一部分；将掺杂元素掺杂到第一功函数调整层中；移除第一功函数调整层的第一部分；使阻挡层的第一部分变薄；以及在阻挡层的第一部分上方形成功函数层。

技术领域

本公开涉及集成电路器件及其制造方法。

背景技术

金属氧化物半导体(MOS)器件通常包括金属栅极，其被形成以解决传统多晶硅栅极中的多晶耗尽效应(poly-depletion effect)。在施加的电场从靠近栅极电介质的栅极区域扫除载流子从而形成耗尽层时，发生多晶耗尽效应。在n掺杂多晶硅层中，耗尽层包括电离的非移动供体位点(ionized non-mobile donor site)，其中，在p掺杂多晶硅层中，耗尽层包括电离的非移动受体位点(ionized non-mobile acceptor site)。耗尽效应产生有效栅极电介质厚度的增加，使得更难以在半导体表面处产生反型层(inversion layer)。

金属栅极可以包括多个层以满足NMOS器件和PMOS器件的要求。金属栅极的形成通常包括：沉积多个金属层，用钨形成填充金属区域，并且然后执行化学机械抛光(CMP)工艺以移除金属层的多余部分。金属层的剩余部分形成金属栅极。

发明内容

根据本公开的一个实施例，提供了一种制造集成电路器件的方法，包括：形成栅极电介质，所述栅极电介质包括在第一半导体区域上延伸的第一部分；形成阻挡层，所述阻挡层包括在所述栅极电介质的所述第一部分上方延伸的第一部分；形成第一功函数调整层，所述第一功函数调整层包括位于所述阻挡层的所述第一部分上方的第一部分；将掺杂元素掺杂到所述第一功函数调整层中；移除所述第一功函数调整层的所述第一部分；使所述阻挡层的所述第一部分变薄；以及在所述阻挡层的所述第一部分上方形成功函数层。

根据本公开的另一实施例，提供了一种制造集成电路器件的方法，包括：沉积阻挡层，所述阻挡层包括分别位于第一晶体管区域和第二晶体管区域中的第一部分和第二部分；沉积第一氮化钛层，所述第一氮化钛层包括分别与所述阻挡层的所述第一部分和所述第二部分重叠的第一部分和第二部分；将铝掺杂到所述第一氮化钛层中；移除所述第一氮化钛层的所述第一部分，并且不移除所述第一氮化钛层的所述第二部分；部分地蚀刻所述阻挡层以减小所述阻挡层的所述第一部分的厚度，其中，通过所述第一氮化钛层的所述第二部分保护所述阻挡层的所述第二部分；以及形成功函数层，所述功函数层包括与所述阻挡层的所述第一部分接触的第一部分和与所述第一氮化钛层的所述第二部分接触的第二部分。

根据本公开的又一实施例，提供了一种集成电路器件，包括：半导体区域；栅极电介质，位于所述半导体区域上方；阻挡层，位于所述栅极电介质上方；第一氮化钛层，位于所述阻挡层上方，其中，所述第一氮化钛层中还包括铝；以及功函数层，位于所述第一氮化钛层上方，其中，所述第一氮化钛层的铝原子百分比高于位于所述第一氮化钛层上面并且与所述第一氮化钛层接触的上覆层中的铝原子百分比，并且高于位于所述第一氮化钛层下面并且与所述第一氮化钛层接触的下卧层中的铝原子百分比。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1-6、7A、7B、8A、8B、9-21、22A、和22B示出了根据一些实施例的形成鳍式场效应晶体管(FinFET)的中间阶段的透视图和横截面视图。

图23示出了根据一些实施例的用于形成FinFET的工艺流程。

具体实施方式