[发明专利]插塞结构、三维存储器的形成方法和三维存储器

说明书

本申请实施例公开了一种插塞结构、三维存储器的形成方法和三维存储器，其中，插塞结构的形成方法包括：采用第一刻蚀工艺对连接层表面的介质层和所述连接层进行刻蚀，形成第一插塞孔；采用第二刻蚀工艺，沿所述第一插塞孔的内壁进行刻蚀，形成第二插塞孔；在所述第二插塞孔内沉积导电材料，形成插塞结构。

技术领域

本申请实施例涉及半导体器件及其制造领域，涉及但不限于一种插塞结构、三维存储器的形成方法和三维存储器。

背景技术

在半导体制造工业中，通常需要将电路图案转移到半导体连接层表面或者半导体衬底中，以形成有效图形窗口或者功能图形，而插塞结构是所述功能图形中的一个重要组成部分。

随着半导体器件集成程度的提高，插塞结构的集成程度也越来越高，插塞结构与半导体连接层连接时的接触电阻会直接影响半导体器件的性能，因此需要降低插塞结构与半导体连接层连接时的接触电阻。

目前，通常是采用湿法刻蚀的方法来降低插塞结构与半导体连接层连接时的接触电阻，但是效果有限。

发明内容

有鉴于此，本申请实施例提供一种插塞结构、三维存储器的形成方法和三维存储器。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种插塞结构的形成方法，包括：采用第一刻蚀工艺对连接层表面的介质层和所述连接层进行刻蚀，形成第一插塞孔；

采用第二刻蚀工艺，沿所述第一插塞孔的内壁进行刻蚀，形成第二插塞孔；

在所述第二插塞孔内沉积金属材料，形成插塞结构；

所述连接层为半导体衬底或导电层。

在一些实施例中，所述第一刻蚀工艺包括：各向异性刻蚀工艺和/或各向同性刻蚀工艺；所述第二刻蚀工艺包括：各向异性刻蚀工艺和/或各向同性刻蚀工艺。

在一些实施例中，所述第一插塞孔包括贯穿所述介质层的第一通孔，和位于所述连接层表面且与所述第一通孔连接的第一接触孔。

在一些实施例中，所述采用第一刻蚀工艺对连接层表面的介质层和所述连接层进行刻蚀，形成第一插塞孔，包括：

以所述介质层表面的图形化掩膜层为第一掩膜，刻穿所述介质层，形成所述第一通孔；

将所述第一通孔对应的位置作为掩膜图形，形成第二掩膜；

基于所述第二掩膜刻蚀所述连接层，形成所述第一接触孔。

在一些实施例中，所述采用第二刻蚀工艺，沿所述第一插塞孔的内壁进行刻蚀，形成第二插塞孔，包括：

采用第二刻蚀工艺，沿所述第一接触孔的内壁进行刻蚀，形成第二接触孔，所述第二接触孔与所述第一通孔连接形成所述第二插塞孔。

在一些实施例中，所述第二插塞孔的孔径大于所述第一插塞孔的孔径。

在一些实施例中，所述第二插塞孔位于所述介质层中的第一部分的孔径，小于所述第二插塞孔位于所述连接层中的第二部分的孔径。

第二方面，本申请实施例提供一种三维存储器的形成方法，包括：采用第一刻蚀工艺对连接层表面的介质层和所述连接层进行刻蚀，形成至少一个第一插塞孔；

采用第二刻蚀工艺，沿每一所述第一插塞孔的内壁进行刻蚀，形成至少一个第二插塞孔；

在每一所述第二插塞孔内沉积金属材料，形成插塞结构；

对具有所述插塞结构的所述介质层的表面进行平坦化处理，形成所述三维存储器。