[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成第一电极层；在第一电极层上形成一个或多个相隔离的叠层结构，叠层结构包括电容介质层以及位于电容介质层上的第二电极层；形成黏附层以及保形覆盖黏附层的刻蚀停止层，黏附层覆盖叠层结构的侧壁表面和顶部、以及第一电极层的部分表面；形成覆盖刻蚀停止层和第一电极层的介电层；形成贯穿介电层、刻蚀停止层和黏附层且与第一电极层相接触的第一导电插塞，以及贯穿介电层、刻蚀停止层和黏附层且与第二电极层相接触的第二导电插塞。本发明实施例有利于提高半导体结构的可靠性。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

电容元件常在集成电路(例如射频电路、混合信号电路等)中作为电子无源器件。常见的电容元件包括金属氧化物半导体(MOS)电容、PN结电容、多晶硅-绝缘体-多晶硅(PIP)电容以及金属-绝缘体-金属(MIM)电容等。

其中，MIM电容一般在后段制程(back-end of line，BEOL)中形成于金属互连结构上，使得MIM电容与硅衬底之间的距离增加，从而减小了MIM电容与衬底之间的寄生电容，且MIM电容的性能受到频率和温度的影响较小，此外，MIM电容在金属互连制程中形成，MIM形成工艺与现有集成电路工艺相兼容。为此，MIM电容逐渐成为无源器件的主流电容类型。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的可靠性。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成第一电极层；在所述第一电极层上形成一个或多个相隔离的叠层结构，所述叠层结构包括电容介质层以及位于所述电容介质层上的第二电极层；形成黏附层以及保形覆盖所述黏附层的刻蚀停止层，所述黏附层覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面；形成覆盖所述刻蚀停止层和所述第一电极层的介电层；形成贯穿所述介电层、刻蚀停止层和黏附层且与所述第一电极层相接触的第一导电插塞，以及贯穿所述介电层、刻蚀停止层和黏附层且与所述第二电极层相接触的第二导电插塞。

相应的，本发明实施例还提供一种半导体结构，包括：基底；第一电极层，位于所述基底上；一个或多个相隔离的叠层结构，位于第一电极层上，所述叠层结构包括电容介质层以及位于所述电容介质层上的第二电极层；黏附层，所述黏附层覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面；保形覆盖所述黏附层的刻蚀停止层；介电层，覆盖所述刻蚀停止层和所述第一电极层；第一导电插塞，贯穿所述介电层、刻蚀停止层和黏附层且与所述第一电极层相接触；第二导电插塞，贯穿所述介电层、刻蚀停止层和黏附层且与所述第二电极层相接触。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例的半导体结构的形成方法中，形成黏附层，所述黏附层保形覆盖所述叠层结构的侧壁表面和顶部、以及所述第一电极层的部分表面，也就是说，所述刻蚀停止层与所述第一电极层之间、所述刻蚀停止层与所述电容介质层之间、以及所述刻蚀停止层与所述第二电极层之间还形成有所述黏附层，所述黏附层与第一电极层之间、所述黏附层与第二电极层之间、以及所述黏附层与刻蚀停止层之间的应力匹配度均较好，从而增大了刻蚀停止层分别与第一电极层和第二电极层之间的粘附性，相应减小了刻蚀停止层中产生的残留应力，进而有利于改善刻蚀停止层在叠层结构的底部侧壁与邻近的第一电极层表面构成的拐角处发生应力释放的问题，相应降低刻蚀停止层发生分层(Delamination)、断裂、产生拐角裂缝(Corner crack)等问题的概率，提高了半导体结构的可靠性。

附图说明

图1是一种半导体结构的结构示意图；

图2至图8是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式