[发明专利]一种提高高压器件抗辐照性能的方法

说明书

本发明公开一种提高高压器件抗辐照性能的方法，属于集成电路技术领域。首先提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；接着刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；然后生长SiO2/SIPOS/SiO2夹层结构的薄膜；填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；最后进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。

技术领域

本发明涉及集成电路技术领域，特别涉及一种提高高压器件抗辐照性能的方法。

背景技术

当电子器件持续处于辐射环境中时，由于电离辐射作用，将会在SiO2层中产生电子-空穴对。电子-空穴对产生后，大部分的电子在外加电场的作用下，迅速朝着栅极方向(皮秒内)离开SiO2层。而空穴被氧化层陷阱俘获后，变成正的氧化层陷阱电荷。俘获在栅氧化层中的正电荷能够使沟道界面反型，在关态条件下引起泄漏电流的流动，从而引起集成电路的静态电流的增加并且可能导致集成电路功能失效。

除了栅氧化层陷阱电荷外，由于STI浅沟槽技术的大规模使用，辐射使得用于STI填充的氧化层也会出现正电荷的积累，导致场边缘漏电，进而引起器件的退化和电路的失效。如下图1所示典型的反相器，STI厚的氧化层在辐射环境下，会积累正电荷，当积累到一定量后，在靠近SiO2/Si的界面Si的一侧会出现电子反型层，在NMOS的S/D，NMOS的S/D toNWELL产生漏电通道，引起器件漏电，甚至失效。

通常为解决STI厚的氧化层问题，在填充氧化层前，先行对STI进行侧壁加注技术，如图2所示，在P阱边缘进行加注，减少辐射带来的影响。但这种加注技术存在一定的局限性，一是STI存在一定的深宽比，深宽比越大，侧壁加注难度越大，均匀性难以保证；二是加注后的离子会随着后续工艺制程中的热过程重新进行分布，侧壁表面的离子浓度会降低，进而降低抗辐射效果。

发明内容

本发明的目的在于提供一种提高高压器件抗辐照性能的方法，以解决现有的MOS器件抗辐射能力低的问题。

为解决上述技术问题，本发明提供一种提高高压器件抗辐照性能的方法，包括：

提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；

刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；

生长SiO2/SIPOS/SiO2夹层结构的薄膜；

填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；

进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。

可选的，所述P型衬底的电阻率为8～12Ω·cm；所述外延硅层的浓度为8～12Ohm，厚度为6.0～7.0μm。

可选的，所述阻挡层包括衬垫氧化层和氮化硅层。

可选的，生长SiO2/SIPOS/SiO2夹层结构的薄膜包括：

首先通过热氧化生长一层的SiO2膜；

使用LPCVD生长的SIPOS膜，生长温度控制为640～680℃，压力控制在0.20～0.22Torr，生长气体为SiH4和N2O，气体原子个数之比为SiH4：N2O＝1:0.2～1:0.25；

SIPOS膜生长完成后，仅改变气体原子个数比为SiH4：N2O1:2，生长出另外一层的SiO2膜。

可选的，进行介质平坦化包括：

第一步，研磨HDP介质，停在所述SIPOS膜上；