[发明专利]存储器、反熔丝存储单元及其制造方法

说明书

本发明公开一种存储器、反熔丝存储单元及其制造方法。该反熔丝存储单元包括反熔丝电容，包括两个电极；以及开关器件，包括源极、漏极和栅极；其中，所述源极与一个所述电极导通，所述漏极用于接入零电位，所述栅极用于接入控制电位，另一个所述电极用于接入烧写电位。采用这种结构的反熔丝存储单元所需的控制电压低，因此在烧写完成后该开关器件的可靠性相对较高。

技术领域

本发明总体来说涉及一种半导体领域，具体而言，涉及一种存储器、反熔丝存储单元及其制造方法。

背景技术

反熔丝存储器是一种支持一次编程的非易失性存储器，能应用于DRAM(动态随机存取存储器)存储器中作为DRAM存储器的冗余单元来存储缺陷地址。

反熔丝存储器中设置有多个反熔丝存储单元。每个反熔丝存储单元包括一个反熔丝器件和一个晶体管。反熔丝器件构造为一个电容，反熔丝器件的一极连接于晶体管的源极，反熔丝器件的另一极接地。晶体管的漏极上接入一烧写电压。晶体管的栅极用于控制晶体管的漏极和源极之间的接通和断开。从栅极输入大于控制电压后，漏极与源极之间导通，烧写电压作用于反熔丝器件上并击穿该反熔丝器件中的反熔丝层。反熔丝层被击穿后，反熔丝层的阻抗降低从而记录下该缺陷地址的信息。

然而，反熔丝存储器需要输入较高的烧写电压V1才能击穿反熔丝层，而输入栅极的控制电压则需要更高——需要大于晶体管的阈值电压Vt和烧写电压V1之和，这就导致在击穿反熔丝层的过程中晶体管的栅极、源极和漏极均需要承受较高的电压，这会影响晶体管的可靠性，例如可能会引起晶体管的Vt、Ion等电性参数漂移的问题。

在所述背景技术部分公开的上述信息仅用于加强对本发明的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种反熔丝存储单元，其包括：

反熔丝电容，包括两个电极；以及

开关器件，包括源极、漏极和栅极；

其中，所述源极与一个所述电极导通，所述漏极用于接入零电位，所述栅极用于接入控制电位，另一个所述电极用于接入烧写电位。

根据本发明的一个实施例，所述反熔丝存储单元包括：

第一掺杂区；

第二掺杂区，与所述第一掺杂区相互分开；

阱区，包括夹设于所述第一掺杂区与所述第二掺杂区之间的第一区域；

绝缘的介电层，覆盖在所述第一区域上；

绝缘的反熔丝层，覆盖于所述第一掺杂区背离所述第二掺杂区的一端，其厚度小于或等于所述介电层的厚度；

第一电极，设置于所述反熔丝层背离所述第一掺杂区的表面，由金属材料制成；

第二电极，设置于所述介电层背离所述第一区域的表面；

其中，所述反熔丝层和所述介电层的介电常数大于二氧化硅的介电常数，所述第一掺杂区、所述第二掺杂区和所述第二电极均为N型掺杂，所述阱区为P型阱区；或，所述第一掺杂区、所述第二掺杂区和所述第二电极均为P型掺杂，所述阱区为N型阱区；

所述反熔丝层、所述第一电极和所述第一掺杂区组成所述反熔丝电容，所述第一掺杂区、所述第二掺杂区、所述第二电极和所述阱区组成所述开关器件。