[发明专利]一种适用于单片集成的碳化硅LDMOS器件及其制造方法

权利要求书

1.一种适用于单片集成的碳化硅LDMOS器件，其特征在于，包含一N型高掺杂衬底(1)，其上方依次为一P型外延隔离埋层(2)，一N-型轻掺杂漂移区(3)，在所述N-型轻掺杂漂移区(3)顶部，分布有一P-阱区(4)，一P+基区(5)，一N+源区(6)，一P-RESURF区(8)和一N+漏区(7)，其中，所述P+基区(5)，所述N+源区(6)位于所述P-阱区(4)内部，所述N+漏区(7)和所述P-阱区(4)之间有一定宽度的间隔，其间隔宽度取决于器件设计中设定的阻断电压，在所述P-阱区(4)和所述N+漏区(7)之间为P-RESURF区(8)，紧贴所述N+漏区(7)，N-型轻掺杂漂移区(3)之上为一栅氧化层(11)，覆盖所述P-阱区(4)和所述N+源区(6)嵌套形成的沟道区域以及P-RESURF区(8)，所述P+基区(5)和所述N+源区(6)上方为源电极(9)，栅氧化层(11)上方为栅电极(12)，所述N+漏区(7)上方为漏电极(10)，器件两侧通过深入埋层的隔离槽(13)实现隔离，所述P-RESURF区(8)紧贴所述N+漏区(7)，且与所述P-阱区(4)有一定的间隔，间隔宽度为1μm至50μm，其掺杂浓度为1×10¹⁶cm^-3至1×10¹⁸cm^-3，深度为0.2μm至0.4μm。

2.根据权利要求1所述的碳化硅LDMOS器件，其特征在于，所述N型高掺杂衬底(1)为大规模商业化的碳化硅N型高掺衬底，其掺杂浓度为1×10¹⁸cm^-3至1×10²¹cm^-3，所述P型外延隔离埋层(2)的厚度为2μm至10μm，掺杂浓度1×10¹⁴cm^-3至1×10¹⁶cm^-3，所述N-型轻掺杂漂移区(3)的作用为导通状态下导通电流，阻断状态形成耗尽区承载电压，其厚度1μm至30μm，掺杂浓度2×10¹⁴cm^-3至1×10¹⁶cm^-3。

3.根据权利要求2所述的碳化硅LDMOS器件，其特征在于，所述P-阱区(4)掺杂浓度为2×10¹⁷cm^-3至2×10¹⁸cm^-3，深度为0.6μm至1μm，P-阱区(4)内部的所述P+基区(5)和所述N+源区(6)掺杂浓度均为1×10¹⁸cm^-3至5×10¹⁹cm^-3，深度为0.2μm至0.4μm，N+漏区(7)与所述N+源区(6)可以通过离子注入同时形成，因此具有相同的掺杂浓度和深度，所述N+漏区(7)和所述P-阱区(4)之间的间距取决于器件所需要阻断的电压，其间距为5μm至100μm。

4.根据权利要求3所述的碳化硅LDMOS器件，其特征在于，所述源电极(9)同时与所述P+基区(5)和所述N+源区(6)实现欧姆接触，所述漏电极(10)与所述N+漏区(7)实现欧姆接触，所述源电极(9)和所述漏电极(10)均可采用相同的三层金属Ni/Ti/Al形成，三层金属的厚度分别为80nm/30nm/80nm。

5.根据权利要求4所述的碳化硅LDMOS器件，其特征在于，所述栅氧化层(11)厚度为20nm至100nm，栅电极使用N型多晶硅，厚度0.2μm至1μm。

6.根据权利要求5所述的碳化硅LDMOS器件，其特征在于，所述隔离槽(13)中回填有隔离介质，如SiO₂或Si₃N₄。

7.根据权利要求6所述的碳化硅LDMOS器件，其特征在于，P-RESURF区(8)由分段P-RESURF区(8)代替。