[发明专利]一种适用于单片集成的碳化硅LDMOS器件及其制造方法

说明书

本发明涉及功率半导体技术领域，公开了一种适合集成的碳化硅LDMOS器件及其制造方法。该器件包含N型高掺杂衬底，其上方依次为一P型外延隔离埋层，一N‑型轻掺杂漂移区。在漂移区顶部，分布有一P‑阱区，一P+基区，一N+源区，一P‑RESURF区和一N+漏区。其中，P+基区，N+源区位于P‑阱区内部。在P‑阱区和N+漏区之间为P‑RESURF区，紧贴N+漏区。漂移区之上为一栅氧化层，覆盖P‑阱区和N+源区嵌套形成的沟道区域以及P‑RESURF区。该新型碳化硅LDMOS器件具有高阻断电压、低导通电阻等特点，且其工艺与目前垂直结构碳化硅MOSFET完全兼容，便于制备碳化硅功率集成电路。同时该器件引入RESURF技术，提升器件击穿电压，降低器件导通电阻。

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种高压碳化硅LDMOS器件及制造方法。

背景技术

碳化硅材料具有优良的材料特性，被认为是下一代功率半导体技术的核心材料，目前碳化硅JBS、MOSFET等器件已经被广泛的运用在新能源汽车，电能转换等诸多领域。然而在功率集成电路领域，碳化硅技术的应用仍较为少见，其主要原因是碳化硅的缺陷密度依然较大，以及合适的，便于集成的横向碳化硅器件仍然较为缺乏。

LDMOS(横向双扩散金属氧化物场效应晶体管)具有增益高，线性范围宽，失真小，便于集成等优点，被广泛的应用于功率集成电路领域。与垂直结构器件一样，击穿电压和导通电阻间的矛盾是功率LDMOS器件最主要的矛盾，碳化硅材料的应用可以大幅缓解这一矛盾，但也会带来诸如高界面态密度等诸多问题。

通常硅集成电路中所使用的LDMOS器件均使用P型衬底或SOI硅衬底，而对于碳化硅材料而言，P型衬底极其难制备，半绝缘衬底的价格也比较高。因此开发新型的N型高掺杂衬底碳化硅LDMOS器件是发展碳化硅集成电路必不可少的一环。

RESURF技术是一种利用P型区域辅助耗尽N型漂移区，使得漂移区中杂质电离电荷被二维共享，避免电力线朝主结表面处汇集从而降低器件表面电场尖峰，提升器件击穿电压。同时可以提高器件漂移区掺杂浓度，降低导通电阻。通过在LDMOS器件中引入RESURF技术，能够大幅提升器件综合性能。

发明内容

(一)要解决的技术问题

本发明的目的是针对碳化硅材料特点，提供一种适合单片集成的横向碳化硅LDMOS器件结构及制备方法。该新型碳化硅LDMOS器件具有高阻断电压、低导通电阻等特点，且其工艺与目前垂直结构碳化硅MOSFET完全兼容，便于制备碳化硅功率集成电路。同时该器件引入RESURF技术，提升器件击穿电压，降低器件导通电阻。

(二)技术方案

本发明的技术方案综合考虑材料特性、工艺难度、器件性能和成本等方面，提供一种适用于单片集成的碳化硅LDMOS器件结构。

图1为该器件结构。该结构包含一N型高掺杂衬底1，其上方依次为一P型外延隔离埋层2，一N-型轻掺杂漂移区3。在漂移区3顶部，分布有一P-阱区4，一P+基区5，一N+源区6，一P-RESURF区8和一N+漏区7。其中，P+基区5，N+源区6位于P-阱区4内部，N+漏区和P-阱区之间有一定宽度的间隔，其间隔宽度取决于器件设计中设定的阻断电压。在P-阱区和N+漏区之间为P-RESURF区8，紧贴N+漏区7。漂移区3之上为一栅氧化层11，覆盖P-阱区4和N+源区6嵌套形成的沟道区域以及P-RESURF区8。P+基区5和N源区6上方为源电极9，栅氧化层11上方为栅电极12，N+漏区7上方为漏电极10。器件两侧通过深入埋层的隔离槽13实现隔离。

本发明的另一方面，提出了一种制备该碳化硅LDMOS器件的基本工艺流程，包括以下步骤：

S1：在N+型碳化硅衬底1上依次外延P型埋层2，N-漂移区3。