[发明专利]半导体存储器装置及其制造方法在审
申请号: | 201910831000.9 | 申请日: | 2019-09-04 |
公开(公告)号: | CN111354711A | 公开(公告)日: | 2020-06-30 |
发明(设计)人: | 李东俊;申相澈;金奉秀;金志永 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L21/768;H01L27/108;H01L21/8242 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 赵南;张帆 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 及其 制造 方法 | ||
1.一种半导体存储器装置,包括:
衬底;
位线结构,其在所述衬底上在一个方向上延伸,所述位线结构包括侧壁;
存储节点接触件,其位于所述位线结构的侧壁上;
第一间隔件和第二间隔件,它们位于所述位线结构的侧壁与所述存储节点接触件之间,所述第一间隔件与所述第二间隔件通过所述第一间隔件与所述第二间隔件之间的空间分离;
层间电介质层,其位于所述位线结构上,所述层间电介质层包括底表面;
间隔件封盖图案,其从所述层间电介质层的底表面朝着所述第一间隔件与所述第二间隔件之间的空间向下延伸;以及
着陆焊盘结构,其穿过所述层间电介质层,所述着陆焊盘结构耦接至所述存储节点接触件。
2.根据权利要求1所述的半导体存储器装置,其中,
所述第一间隔件和所述第二间隔件限定位于其间的空气间隔件,所述空气间隔件位于所述间隔件封盖图案下方。
3.根据权利要求1所述的半导体存储器装置,其中,所述着陆焊盘结构包括:
朝着所述衬底突出的突起,所述突起接触所述间隔件封盖图案。
4.根据权利要求1所述的半导体存储器装置,其中,
所述着陆焊盘结构包括朝着所述衬底突出的突起;并且
所述突起的底端在竖直方向上处于所述层间电介质层的底表面与所述间隔件封盖图案的底端之间。
5.根据权利要求1所述的半导体存储器装置,其中,
所述着陆焊盘结构包括朝着所述衬底突出的突起;并且
所述突起的底端位于所述第一间隔件、所述第二间隔件以及所述间隔件封盖图案中的一个上。
6.根据权利要求1所述的半导体存储器装置,其中,所述着陆焊盘结构包括与所述层间电介质层的底表面接触的平坦区。
7.根据权利要求1所述的半导体存储器装置,其中,
所述位线结构包括位线和所述位线上的位线封盖图案,并且
所述着陆焊盘结构与所述位线封盖图案接触。
8.根据权利要求1所述的半导体存储器装置,其中,所述着陆焊盘结构的顶表面与所述层间电介质层的顶表面处于相同水平。
9.根据权利要求1所述的半导体存储器装置,其中,所述间隔件封盖图案的底端处于比所述存储节点接触件的顶表面高的水平。
10.根据权利要求1所述的半导体存储器装置,其中,所述间隔件封盖图案的宽度随着与所述层间电介质层的底表面相距的距离增大而增大。
11.一种半导体存储器装置,包括:
衬底,其包括第一有源区和第二有源区,所述第一有源区和所述第二有源区彼此间隔开;
位线结构,其耦接至所述第一有源区,所述位线结构经过所述衬底,所述位线结构包括侧壁;
间隔件结构,其位于所述位线结构的侧壁上;
层间电介质层,其位于所述位线结构和所述间隔件结构上;以及
着陆焊盘结构,其穿过所述层间电介质层,并且电连接至所述第二有源区,所述着陆焊盘结构包括朝着所述衬底突出的突起,并且所述突起的底端位于比所述间隔件结构的顶端低的水平处。
12.根据权利要求11所述的半导体存储器装置,其中,
所述位线结构包括:
位线,以及
所述位线上的位线封盖图案,并且
所述突起与所述位线封盖图案接触。
13.根据权利要求11所述的半导体存储器装置,其中,
所述着陆焊盘结构包括平行于所述衬底的顶表面的平坦区;并且
所述平坦区位于所述层间电介质层的底表面与所述着陆焊盘结构的底表面之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910831000.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:使用按位运算的神经网络设备和方法
- 下一篇:试样前处理装置和分析系统