[发明专利]半导体结构及其形成方法和芯片及其形成方法

说明书

一种半导体结构及其形成方法和芯片及其形成方法，所述半导体结构包括：第一基底，所述第一基底包括存储区，所述存储区包括沿所述第一基底表面方向排布的若干存储单元；与所述第一基底键合的第二基底，所述第二基底包括逻辑区，所述逻辑区与所述存储区在垂直于所述第二基底表面的方向上重叠，所述逻辑区包括沿所述第二基底表面方向排布的若干逻辑单元，每个所述逻辑单元的电路与2个以上所述存储单元的电路电互连，或每个所述存储单元的电路与2个以上所述逻辑单元的电路电互连。所述半导体结构能够提高芯片性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法和芯片及其形成方法。

背景技术

如今，人工智能的运用出现在越来越多的领域中，例如自动驾驶、图像识别、医疗诊断、游戏、财务数据分析和搜索引擎等。随着对人工智能探索的加深，由于运算量和数据量巨大，对芯片的性能提出了更高的要求。

然而，现有的芯片性能仍然有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法和芯片及其形成方法，以提高芯片的性能。

为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：第一基底，所述第一基底包括存储区，所述存储区包括沿所述第一基底表面方向排布的若干存储单元；与所述第一基底键合的第二基底，所述第二基底包括逻辑区，所述逻辑区与所述存储区在垂直于所述第二基底表面的方向上重叠，所述逻辑区包括沿所述第二基底表面方向排布的若干逻辑单元，每个所述逻辑单元的电路与2个以上所述存储单元的电路电互连，或每个所述存储单元的电路与2个以上所述逻辑单元的电路电互连。

可选的，所述逻辑单元在所述第二基底表面具有第一投影，所述存储单元在所述第二基底表面具有第二投影，当每个逻辑单元的电路与2个以上存储单元的电路电互连时，形成电互连的2个以上所述存储单元的第二投影均在单个所述逻辑单元的第一投影的范围内。

可选的，所述逻辑单元在所述第二基底表面具有第一投影，所述存储单元在所述第二基底表面具有第二投影，当每个存储单元的电路与2个以上逻辑单元的电路电互连时，形成电互连的2个以上所述逻辑单元的第一投影均在单个所述存储单元的第二投影的范围内。

可选的，所述存储单元包括存储电路与第一金属互连层，所述存储电路与所述第一金属互连层电互连，且所述第一基底表面暴露出所述第一金属互连层表面；所述逻辑单元包括逻辑电路与第二金属互连层，所述逻辑电路与所述第二金属互连层电互连，所述第二基底表面暴露出所述第二金属互连层表面，并且所述第二金属互连层与所述第一金属互连层相互键合。

可选的，所述第一金属互连层的材料包括铜、铝或钨中的一种或多种的组合。

可选的，所述第二金属互连层的材料包括铜、铝或钨中的一种或多种的组合。

可选的，所述逻辑单元包括乘法逻辑单元、累加逻辑单元、锁存逻辑单元、一次性编程单元和锁相环单元中的一种或多种。

可选的，所述存储单元包括动态随机存取存储单元、相变存取存储单元、磁性随机存取存储单元、阻变式存取存储单元、静态随机存取存储单元、或非门闪存单元、与非门闪存单元和铁电存取存储单元中的至少一种。

相应的，本发明的技术方案还提供一种上述任一半导体结构的形成方法，包括：提供第一基底，所述第一基底包括存储区，所述存储区包括沿所述第一基底表面方向排布的若干存储单元；提供第二基底，所述第二基底包括逻辑区，所述逻辑区包括沿所述第二基底表面方向排布的若干逻辑单元；将所述第一基底与所述第二基底键合，所述逻辑区与所述存储区在垂直于所述第二基底表面的方向上重叠，并且每个所述逻辑单元的电路与2个以上所述存储单元的电路电互连，或每个所述存储单元的电路与2个以上所述逻辑单元的电路电互连。