[发明专利]像素阵列基板

说明书

一种像素阵列基板包括基板、扫描线组、数据线、触控信号线、像素结构及共用电极。各扫描线组包括第一扫描线以及第二扫描线，其每一者包括像素段与过度段。第一扫描线的过度段与第二扫描线的过度段之间至少隔开第一距离。第一扫描线的像素段与第二扫描线的像素段之间至少隔开第二距离。第一距离大于第二距离。数据线与触控信号线交替排列。共用电极包括电极部、接触部与连接部。电极部重叠像素结构。接触部位于第一扫描线的过度段与第二扫描线的过度段之间且电连接其中一条触控信号线。连接部横越其中一个过度段以连接于电极部与接触部之间。

技术领域

本发明涉及一种电子装置的基板，且特别涉及一种像素阵列基板。

背景技术

为了整合触控功能于显示面板中，大致上可采用外贴式与内嵌式(in-cell)两种整合技术。以内嵌式技术实现触控与显示的整合可达到装置整体厚度较薄与重量较轻的优点，因此被广泛地应用。内嵌式触控显示面板可以利用像素阵列基板中的导电层来构成触控电极与触控线路，或是将触控用的电极与线路制作于像素阵列基板上。此时，像素阵列基板包括了显示用的线路以及触控用的线路，这可能导致不同线路增加彼此的负载。因此，避免线路负载影响到显示或是触控功能的表现是规划与制作像素阵列基板时需要考量的议题。

发明内容

本发明提供一种像素阵列基板，可减小触控相关线路对显示相关线路造成的负载而提供良好的触控与显示性能。

本发明的素阵列基板包括基板、多个扫描线组、多条数据线、多条触控信号线、多个像素结构及共用电极。扫描线组配置于基板上。各扫描线组包括第一扫描线以及第二扫描线。第一扫描线及第二扫描线的每一者包括像素段与继续像素段的过度段。第一扫描线的过度段与第二扫描线的过度段之间至少隔开第一距离，第一扫描线的像素段与第二扫描线的像素段之间至少隔开第二距离，且第一距离大于第二距离。数据线配置于基板上，且各数据线延伸交错扫描线组。触控信号线配置于基板上，各触控信号线延伸交错扫描线组，且数据线与触控信号线交替排列。像素结构配置于基板上，且排成阵列。各扫描线组位于相邻两列像素结构之间。共用电极配置于基板上，且共用电极包括电极部、接触部与连接部。电极部重叠像素结构。接触部位于其中一个扫描线组的第一扫描线的过度段与第二扫描线的过度段之间且电连接其中一条触控信号线。连接部横越其中一个过度段以连接于电极部与接触部之间。

基于上述，本发明实施例的像素阵列基板可在半源极(half source driving)驱动像素阵列的架构下，利用扫描线的图案设计使得触控电极与对应的触控信号线的接触点位于紧邻的扫描线之间且接触点的面积不重叠扫描线。如此，可减小触控电极对扫描线造成的负载，使得扫描线无须因应负载的增加而加宽，从而有助于缩减边框宽度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1A为本发明一实施例的像素阵列基板的上视图。

图1B为图1A中区域A的放大图。

图2为依据本发明一实施例的扫描线组的示意图。

图3为依据本发明一实施例的扫描线组与半导体层的示意图。

图4为根据本发明一实施例的数据线、触控信号线及主动元件配置于图3的结构上的示意图。

图5为根据本发明一实施例的共用电极的示意图。

图6为图1A的剖线I-I’、II-II’的剖面示意图。

图7为本发明一实施例的像素阵列基板的局部示意图。

图8为沿图7的剖线III-III’与IV-IV’的剖面图。

附图标记说明：

100、200：像素阵列基板

110：基板