[发明专利]一种BGA芯片引脚二次排列封装方法及封装结构有效
| 申请号： | 201910840314.5 | 申请日： | 2019-09-06 |
| 公开（公告）号： | CN110534494B | 公开（公告）日： | 2020-11-06 |
| 发明（设计）人： | 李修录;朱小聪;尹善腾;吴健全 | 申请（专利权）人： | 深圳市安信达存储技术有限公司 |
| 主分类号： | H01L23/488 | 分类号： | H01L23/488 |
| 代理公司： | 深圳余梅专利代理事务所(特殊普通合伙) 44519 | 代理人： | 高真辉 |
| 地址： | 518000 广东省深圳市宝安区航城*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 bga 芯片 引脚 二次 排列 封装 方法 结构 | ||
1.一种BGA芯片引脚二次排列封装方法，其特征在于，包括有如下步骤：
步骤S1，准备BGA芯片(1)；
步骤S2，根据所述BGA芯片(1)的引脚分布设计二次排列连接片(2)，所述二次排列连接片(2)第一面的引脚与所述BGA芯片(1)的引脚一一对齐，所述二次排列连接片(2)第二面的引脚与第一面的引脚分别电性连接，且所述二次排列连接片(2)第二面的引脚位置重新排列；
步骤S3，将所述二次排列连接片(2)贴合于与所述BGA芯片(1)，并要求所述二次排列连接片(2)第一面的引脚与所述BGA芯片(1)的引脚一一连接；
步骤S4，将所述二次排列连接片(2)与所述BGA芯片(1)进行封装；
所述步骤S2中，所述二次排列连接片(2)第二面的引脚中，相同类型的引脚相邻设置：所述二次排列连接片(2)第二面的引脚包括有多个电源引脚，多个电源引脚组成4个电源单元(20)，4个电源单元(20)呈矩形分布于所述二次排列连接片(2)的4个边缘处；所述二次排列连接片(2)第二面的引脚包括有多个IO引脚，多个IO引脚组成4个IO单元(21)，4个IO单元(21)呈矩形分布于4个电源单元(20)的内侧；所述二次排列连接片(2)第二面的引脚包括有多个CE引脚和多个NC引脚(23)，多个CE引脚组成4个CE单元(22)，4个CE单元(22)呈矩形分布于4个IO单元(21)的内侧；
所述步骤S2中，所述电源单元(20)、IO单元(21)和CE单元(22)之间的间隙大于两个引脚之间的间隙。
2.一种BGA芯片引脚二次排列封装结构，其特征在于，包括有BGA芯片(1)和二次排列连接片(2)，所述二次排列连接片(2)第一面的引脚与所述BGA芯片(1)的引脚一一对齐，所述二次排列连接片(2)第二面的引脚与第一面的引脚分别电性连接，且所述二次排列连接片(2)第二面的引脚位置重新排列，封装时，先将所述二次排列连接片(2)贴合于与所述BGA芯片(1)，并要求所述二次排列连接片(2)第一面的引脚与所述BGA芯片(1)的引脚一一连接，再将所述二次排列连接片(2)与所述BGA芯片(1)进行封装；
所述二次排列连接片(2)第二面的引脚中，相同类型的引脚相邻设置：所述二次排列连接片(2)第二面的引脚包括有多个电源引脚、多个IO引脚和多个CE引脚，其中，多个电源引脚组成4个电源单元(20)，4个电源单元(20)呈矩形分布于所述二次排列连接片(2)的4个边缘处；多个IO引脚组成4个IO单元(21)，4个IO单元(21)呈矩形分布于4个电源单元(20)的内侧；多个CE引脚组成4个CE单元(22)，4个CE单元(22)呈矩形分布于4个IO单元(21)的内侧；
所述电源单元(20)、IO单元(21)和CE单元(22)之间的间隙大于两个引脚之间的间隙。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市安信达存储技术有限公司，未经深圳市安信达存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910840314.5/1.html，转载请声明来源钻瓜专利网。
