[发明专利]一种基于双面盲孔印制板工艺的存储结构

权利要求书

1.一种基于双面盲孔印制板工艺的存储结构，其特征在于：包括绝缘印制电路板、设于所述绝缘印制电路板一端面的现场可编程逻辑门阵列FPGA，所述绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，所述绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，所述绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元，所述第一存储体单元与第二存储体单元关于芯板对称设置；所述上盲板与下盲板内分别设有第一布线层、第二布线层，所述第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；所述绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于所述可编程逻辑门阵列FPGA下方，进而通过第一通孔条使第一存储体单元与第二存储体单元的数据组信号端、可编程逻辑门阵列FPGA与CPU电连接。

2.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述第一存储体单元为5个，所述第二存储体单元为4个。

3.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述第一存储体单元与第二存储体单元均为动态随机存取存储器。

4.如权利要求3所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述动态随机存取存储器为DDR4存储器。

5.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述第一存储体单元、第二存储体单元分别通过焊接的方式与上盲板、下盲板固接。

6.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述绝缘印制电路板共有N个电子叠层，所述上盲板包括M层，所述芯板包括1层，所述下盲板包括N-M-1层，其中MN/2，M与N均为自然数。

7.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述上盲板在第一存储体单元的底部均设有贯穿第一布线层、并与芯板相连通的上盲孔条，所述上盲孔条中设有多个与第一存储单元的各端口相对应的上盲孔，所述第一存储体单元的各数据组信号端与地址组信号端分别通过相应的上盲孔与第一布线层的对应端口相电连接。

8.如权利要求1所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：所述下盲板在第二存储体单元的底部均设有贯穿第二布线层、并与芯板相连通的下盲孔条，所述下盲孔条中设有多个与第二存储单元的各端口相对应的下盲孔，所述第二存储体单元的各数据组信号端与地址组信号端分别通过相应的下盲孔与第二布线层的对应端口相电连接。

9.如权利要求7或8所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：靠近所述FPGA的第一通孔条中设有与第一布线层、CPU的各端口相连通的通孔，所述现场可编程逻辑门阵列FPGA的端口可通过相应的通孔与第一布线层中的各第一存储体单元的数据组信号端、地址组信号端电连接，并能与CPU的相应端口相连接。

10.如权利要求9所述的一种基于双面盲孔印制板工艺的存储结构，其特征在于：远离所述FPGA的第一通孔条中设有分别与第一布线层、第二布线层、CPU的各端口相连通的通孔，进而使位于第一布线层、第二布线层的各第一存储体单元与第二存储体单元的数据组信号端、地址组信号端与CPU的相应端口相连接。