[发明专利]一种水平结构沟槽肖特基半导体装置及其制备方法

说明书

本发明公开了一种水平结构沟槽肖特基半导体装置及其制备方法，包括衬底层和电荷补偿结构，所述衬底层下侧为下表面金属层，下表面金属层位于底层，衬底层位于下表面金属层上方，所述衬底层为半导体材料构成，所述衬底层相邻的位置设置有电荷补偿结构，所述电荷补偿结构设置在衬底层上方的位置，所述电荷补偿结构包括第一导电半导体材料和第二导电半导体材料，所述电荷补偿结构为若干组第一导电半导体材料和第二导电半导体材料间隔依次排列的结构，二氧化硅位于第二导电半导体材料的上表面。该水平结构沟槽肖特基半导体装置及其制备方法，提高了器件的正向导通或反向阻断特性，适合普遍推广使用。

技术领域

本发明属于半导体技术领域，具体涉及一种水平结构沟槽肖特基半导体装置及其制备方法。

背景技术

功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势。

肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有反向漏电流大，不能被应用于高压环境等缺点，现有的平面肖特基二极管存在的问题是在漂移区的电场分布曲线将会突变，容易被反向击穿，这将会给应用设备造成不必要的损伤。

发明内容

本发明的目的在于提供一种水平结构沟槽肖特基半导体装置及其制备方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种水平结构沟槽肖特基半导体装置，包括衬底层和电荷补偿结构，所述衬底层下侧为下表面金属层，下表面金属层位于底层，衬底层位于下表面金属层上方，所述衬底层为半导体材料构成，所述衬底层相邻的位置设置有电荷补偿结构，所述电荷补偿结构设置在衬底层上方的位置，所述电荷补偿结构包括第一导电半导体材料和第二导电半导体材料，所述电荷补偿结构为若干组第一导电半导体材料和第二导电半导体材料间隔依次排列的结构，二氧化硅位于第二导电半导体材料的上表面，二氧化硅位于衬底层上侧的两组第三导电半导体之间。

优选的，所述衬底层为杂质含量较高的半导体材料制成的混合型半导体材料，衬底层采用的材料包括蓝宝石、氮化铝、碳化硅、氮化镓、玻璃、金属、氧化物。

优选的，所述电荷补偿结构的具体结构为现有的超结结构中的漂移层底部增加额外的第二导电半导体材料和肖特基势垒结，顶部增加额外的第三导电半导体。

优选的，所述肖特基势垒结为第一导电半导体材料和上表面金属层交界处形成的结。

优选的，所述第一导电半导体材料和第二导电半导体材料构成的结构在受到外接的反向偏压时第一导电半导体材料和第二导电半导体材料将构成电荷补偿。

优选的，所述二氧化硅完全覆盖第二导电半导体材料的上表面将第二导电半导体材料与上表面金属层绝缘处理。

本发明还提供了一种水平结构沟槽肖特基半导体装置的制备方法，包括如下步骤：

S1，在衬底层的表面形成第一导电半导体材料和其上方的二氧化硅；

S2，激光蚀刻消除S1衬底层上的部分二氧化硅和一部分半导体材料构成槽；

S3，在S2衬底层上的沟槽内形成第二导电半导体材料并将其上方平整；

S4，在S3第一导电半导体材料和第二导电半导体材料表面形成二氧化硅，再通过激光蚀刻消除部分二氧化硅；

S5，在S1第一导电半导体材料上表面两端形成第三导电半导体；

S6，淀加势垒金属烧结构在S5第一导电半导体材料、第三导电半导体和上表面金属层之间生成肖特基势垒结。