[发明专利]一种双电流偏置的CMOS伪电阻

说明书

本发明涉及一种双电流偏置的CMOS伪电阻，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和缓冲器，其中，第一PMOS管的漏极连接其栅极，衬底连接其源极，栅极连接第二PMOS管的栅极，源极连接第一NMOS管的源极；第二PMOS管的衬底连接其源极，漏极连接第二NMOS管的源极，源极作为CMOS伪电阻的第一端；第一NMOS管的漏极连接其栅极，衬底连接其源极，栅极连接第二NMOS管的栅极；第二NMOS管的衬底连接其源极，漏极作为CMOS伪电阻的第二端；缓冲器的同相输入端连接第二PMOS管的源极，反相输入端连接第一PMOS管的源极，输出端连接第一NMOS管的源极。本发明的双电流偏置的CMOS伪电阻的阻值基本不受工艺、温度变化、亚阈值泄露电流的影响，鲁棒性较好。

技术领域

本发明属微电子技术领域，具体涉及一种双电流偏置的CMOS伪电阻。

背景技术

在MOS工艺条件下，制作超大阻值(GΩ量级)的电阻需要占用极大的芯片面积，因此，为了在较小的芯片面积下实现超大阻值(GΩ量级)的电阻，由MOS场效应晶体管组成的伪电阻常被用来替代传统的电阻。

传统的伪电阻结构如图1所示，它包括了两个采用二极管连接方式的PMOS场效应晶体管，即栅极与漏极短接的PMOS场效应晶体管。采用二极管连接方式的MOS场效应晶体管器件具有非常大的等效小信号电阻，两个二极管连接的PMOS场效应晶体管背靠背连接，组成传统的伪电阻结构。该传统伪电阻结构具有非常大的等效小信号电阻，在需要超大等效电阻的场合，能够有效节省芯片面积。

但是，传统的伪电阻的小信号等效电阻的阻值受温度、工艺、亚阈值泄露电流的影响非常严重，稳定性较差。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种双电流偏置的CMOS伪电阻。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种双电流偏置的CMOS伪电阻，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和缓冲器，其中，

所述第一PMOS管的漏极连接其栅极，衬底连接其源极，栅极连接所述第二PMOS管的栅极，源极连接所述第一NMOS管的源极；

所述第二PMOS管的衬底连接其源极，漏极连接所述第二NMOS管的源极，源极作为所述CMOS伪电阻的第一端；

所述第一NMOS管的漏极连接其栅极，衬底连接其源极，栅极连接所述第二NMOS管的栅极；

所述第二NMOS管的衬底连接其源极，漏极作为所述CMOS伪电阻的第二端；

所述缓冲器的同相输入端连接所述第二PMOS管的源极，反相输入端连接所述第一PMOS管的源极，输出端连接所述第一NMOS管的源极。

在本发明的一个实施例中，所述第一PMOS管的漏电流I_P与所述第一NMOS管的漏电流I_N均为可调的偏置电流，所述第一PMOS管的漏电流I_P与所述第一NMOS管的漏电流I_N相等且正比于绝对温度。

本发明提供了一种双电流偏置的CMOS伪电阻电路，包括电流源单元和若干串联的如上述实施例中任一项所述的双电流偏置的CMOS伪电阻，其中，

所述电流源单元耦接到串联的若干所述双电流偏置的CMOS伪电阻的第一PMOS管的漏极和第一NMOS管的漏极，用于提供正比于绝对温度的偏置电流；

相邻的串联的所述的双电流偏置的CMOS伪电阻共用一个缓冲器。