[发明专利]一种支持写暗示的硬件高速缓存数据装入方法有效
申请号: | 201910857256.7 | 申请日: | 2019-09-11 |
公开(公告)号: | CN110716887B | 公开(公告)日: | 2021-08-10 |
发明(设计)人: | 过锋;陈芳园;高红光;吴珊;赵冠一;孙红辉;陈正博 | 申请(专利权)人: | 无锡江南计算技术研究所 |
主分类号: | G06F12/0877 | 分类号: | G06F12/0877 |
代理公司: | 浙江千克知识产权代理有限公司 33246 | 代理人: | 裴金华 |
地址: | 214100 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 支持 暗示 硬件 高速缓存 数据 装入 方法 | ||
1.一种支持写暗示的硬件高速缓存数据装入方法,其特征在于用于提高Cache数据第一次装入主存的读写速度,包括步骤:S1、确定需要目标主存的主存数据行的地址信息,该地址信息由写暗示指令携带;S2、通过CPU向目标Cache发出写暗示指令,所述写暗示指令生成写暗示标记,并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行;S3、判断映射的目标Cache中对应的缓存行是否访问命中;S4、确定映射的目标Cache中对应的缓存行命中,则判断缓存行是否有效;S5、确定缓存行有效时,则将该缓存行淘汰回主存;S6、设置缓存行有效,并结束处理,后续对写暗示装入的缓存行进行访问时,对该缓存行的写操作采用细粒度写掩码方式标记,即首先将写数据更新到缓存行对应的位置,并根据数据粒度更新写掩码,当该缓存行被显式或隐式淘汰回主存时,硬件高速缓存装置提供缓存行更新对应的写掩码,保证数据访问的一致性。
2.如权利要求1所述的一种支持写暗示的硬件高速缓存数据装入方法,其特征在于:步骤S1中所述目标主存的主存数据行是和目标Cache的缓存行相同大小的数据单位,写暗示指令拾的目标主存的地址信息可以是主存数据行内的任一地址位置。
3.如权利要求1所述的一种支持写暗示的硬件高速缓存数据装入方法,其特征在于:步骤S2中进行映射的所述目标主存的地址信息是该地址所在主存行的起始地址,由于目标主存的主存数据行和目标Cache的缓存行具有相同大小,因此映射的目标Cache的地址也是缓存行的起始地址。
4.如权利要求1所述的一种支持写暗示的硬件高速缓存数据装入方法,其特征在于:步骤S3中“判断映射的目标Cache中对应的缓存行是否访问命中”具体包括:S31、目标Cache读出映射缓存行对应的标签域Tag内容;S32、将Tag中的作用地址的内容与目标主存的主存数据行的起始地址进行比较;S33、确定两个地址相同,且Tag中标示的缓存行有效时,则判断映射的目标Cache缓存行命中。
5.如权利要求1所述的一种支持写暗示的硬件高速缓存数据装入方法,其特征在于,步骤S4中“则判断缓存行是否有效” 具体为:对缓冲行的数据的有效位的数据进行读取,进而根据有效位的标记来判断缓存行数据是否存在,若有效位的标记存在,则说明缓冲行的数据存在、该缓存行有效。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910857256.7/1.html,转载请声明来源钻瓜专利网。