[发明专利]一种支持写暗示的硬件高速缓存数据装入方法

说明书

本发明包括下述步骤：S1、确定需要目标主存的主存数据行的地址信息，该地址信息由写暗示指令携带；S2、通过CPU向目标Cache发出写暗示指令，所述写暗示指令生成写暗示标记，并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行；S3、判断映射的目标Cache中对应的缓存行是否访问命中；S4、确定映射的目标Cache中对应的缓存行命中，则判断缓存行是否有效；S5、确定缓存行有效时，则将该缓存行淘汰回主存；S6、设置缓存行有效，并结束处理，后续对写暗示装入的缓存行进行访问时，按照正常的高速缓存访问方式进行。本发明通过在硬件高速缓存中直接占用缓存行，而不读取并装入对应的主存行，显著降低缓存行第一次访问主存的延迟。

技术领域

本发明涉及计算机存储系统领域，具体涉及一种支持写暗示的硬件高速缓存数据装入方法。

背景技术

随着处理器计算能力的大幅提高，提升缓慢的芯片访存能力成为制约芯片性能发挥的重要因素。硬件高速缓存（Cache）装置是提高具有空间局部性和时间局部性的数据访问性能的重要技术途径。

目前，高速缓存cache大小是CPU的重要指标之一，其结构与大小对CPU速度的影响非常大。简单地讲，缓存就是用来存储一些常用或即将用到的数据或指令，当需要这些数据或指令的时候直接从缓存中读取，这样比到内存甚至硬盘中读取要快得多，能够大幅度提升CPU的处理速度。

现有的硬件高速缓存在第一次装入主存数据时延迟较长，由此产生的数据相关性对后续指令流水线的性能影响较大。特别是对于不关心原始数据内容的主存写访问，带来了不必要的第一次访问延迟，以致造成了大量的数据读写时间的浪费，从而造成了不必要的性能损失。

因此，需要一种支持写暗示的硬件高速缓存数据装入方法，可以对于不关心原始数据内容的主存写访问，通过在硬件高速缓存中直接占用缓存行，而不再实际读取并装入对应的主存行，显著降低缓存行第一次访问主存的延迟，从而提高应用的实际运行性能。

发明内容

为了解决上述问题，本发明采用的技术方案是提出了一种支持写暗示的硬件高速缓存数据装入方法，该方法用于CPU对高速缓冲存储器与主存的读写的调控，从而降低缓存行第一次访问主存的延迟。

本发明的一种支持写暗示的硬件高速缓存数据装入方法包括下述步骤：S1、确定需要目标主存的主存数据行的地址信息，该地址信息由写暗示指令携带；S2、通过CPU向目标Cache发出写暗示指令，所述写暗示指令生成写暗示标记，并且将要携带的目标主存的主存数据行地址映射为目标Cache中的缓存行；S3、判断映射的目标Cache中对应的缓存行是否访问命中；S4、确定映射的目标Cache中对应的缓存行命中，则判断缓存行是否有效；S5、确定缓存行有效时，则将该缓存行淘汰回主存；S6、设置缓存行有效，并结束处理，后续对写暗示装入的缓存行进行访问时，按照正常的高速缓存访问方式进行。

进一步，步骤S1中所述目标主存的主存数据行是和目标Cache的缓存行相同大小的数据单位，写暗示指令拾的目标主存的地址信息可以是主存数据行内的任一地址位置。

进一步，步骤S2中所述进行映射的目标主存的地址信息是该地址所在主存行的起始地址，由于目标主存的主存数据行和目标Cache的缓存行具有相同大小，因此映射的目标Cache的地址也是缓存行的起始地址。

进一步，步骤S3中“判断映射的目标Cache中对应的缓存行是否访问命中”具体包括：S31、目标Cache读出映射缓存行对应的标签域（Tag）内容；S32、将Tag中的作用地址的内容与目标主存的主存数据行的起始地址进行比较；S33、确定两个地址相同，且Tag中标示的缓存行有效时，则判断映射的目标Cache缓存行命中。

进一步，步骤S4中“则判断缓存行是否有效” 具体为：对缓冲行的数据的有效位的数据进行读取，进而根据有效位的标记来判断缓存行数据是否存在，若有效位的标记存在，则说明缓冲行的数据存在、该缓存行有效。