[发明专利]一种扩散电阻的版图结构

说明书

本发明公开了一种扩散电阻的版图结构，版图结构包括：阱、位于阱内的扩散区和多叉指MOS晶体管，多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，多个条状栅极将扩散区隔成多个扩散区域，多个源极和多个漏极交替分布于多个扩散区域内；多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；多叉指MOS晶体管的栅极连接高/低电位，用以使多叉指MOS晶体管工作在截止区。本发明的扩散电阻的版图结构，可以减小扩散电阻的版图面积，进而减小芯片面积降低芯片成本。

技术领域

本发明涉及集成电路领域，具体涉及一种扩散电阻的版图结构。

背景技术

在集成电路中，电阻是一种无源器件，它的阻值通过以下公式计算得到：(电阻长度/电阻宽度)*方块阻值。当PMOS/NMOS工作在截止区，用PMOS/NMOS的源端和漏端来实现扩散电阻的功能；扩散电阻的长度就是PMOS/NMOS的宽度减去两端接触孔的高度，扩散电阻的宽度就是PMOS/NMOS的两个相邻栅极之间的间距，扩散电阻的方块阻值是由制造过程中注入的材料和浓度来决定的，该参数由晶圆代工厂提供。

在集成电路中，扩散电阻有两种形式，P型扩散电阻和N型扩散电阻；P型扩散电阻是在N阱里面，p扩散电阻覆盖p型注入，两端用接触孔接出来，电阻的有效部分是两端接触孔间的部分；N型扩散电阻是在P阱里面，n扩散电阻覆盖n型注入，两端用接触孔接出来，电阻的有效部分是两端接触孔间的部分；一般电阻的左右两端还会加上假的单元用来提高器件的匹配。

由于是扩散电阻，所以制作的时候会产生比较大的误差，而且在版图上面需要的面积比较大，从而导致芯片面积较大，进而导致芯片成本较高。因此，研究一种能减小芯片面积降低芯片成本的电阻的新型版图结构在集成电路领域具有重要意义。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种扩散电阻的版图结构，减小扩散电阻的版图面积，进而减小芯片面积降低芯片成本。

为实现上述目的，本发明采用的技术方案如下：

一种扩散电阻的版图结构，所述版图结构包括：阱、位于所述阱内的扩散区和多叉指MOS晶体管，所述多叉指MOS晶体管包括：多个平行分布的条状栅极、多个源极和多个漏极，所述多个条状栅极将所述扩散区隔成多个扩散区域，所述多个源极和所述多个漏极交替分布于所述多个扩散区域内；

所述多叉指MOS晶体管的相邻两个栅极中间的扩散区域构成一个电阻单元，所有电阻单元通过金属导线连接构成扩散电阻；

所述多叉指MOS晶体管的栅极连接高/低电位，用以使所述多叉指MOS晶体管工作在截止区，所述多叉指MOS晶体管的源极和漏极两端均设置有接触孔；

所述多叉指MOS晶体管两端的接触孔通过金属导线连接出来作为所述扩散电阻的两端，所述阱为所述扩散电阻的第三端且连接高/低电位。

进一步，如上所述的一种扩散电阻的版图结构，所述多个扩散区域中最左边和最右边的两个扩散区域用于作为所述扩散电阻的假电阻单元。

进一步，如上所述的一种扩散电阻的版图结构，所述版图结构还包括：覆盖所述多叉指MOS晶体管的电阻识别层，所述电阻识别层的高度为所述扩散电阻的长度，用于计算所述扩散电阻的阻值。

进一步，如上所述的一种扩散电阻的版图结构，所述扩散单元的长度为所述多叉指MOS晶体管的源极/漏极两端的接触孔之间的距离，所述电阻单元的宽度为所述多叉指MOS晶体管的相邻两个栅极之间的距离。

进一步，如上所述的一种扩散电阻的版图结构，若所述多叉指MOS晶体管为PMOS晶体管，则所述多叉指MOS晶体管的栅极连接高电位，所述阱为N阱且作为所述扩散电阻的第三端连接高电位。