[发明专利]用于SRAM单元的晶体管基体偏置控制电路

权利要求书

1.一种半导体存储器电路，其特征在于，包括：

存储器单元，所述存储器单元包括第一多个晶体管和第二多个晶体管；以及

偏置控制电路，所述偏置控制电路用于偏置所述存储器单元，其中所述偏置控制电路连接到所述第一多个晶体管的基体端以便提供偏置电压来控制所述第一多个晶体管的阈值电压，其中所述偏置电压基于所述基体端处的结漏电而产生，并且其中所述偏置电压与温度相关。

2.根据权利要求1所述的半导体存储器电路，其特征在于，所述第一多个晶体管包括多个下拉晶体管和至少一个传输门晶体管。

3.根据权利要求2所述的半导体存储器电路，其特征在于，所述第二多个晶体管具有连接到电源电压的基体端，并且其中所述第二多个晶体管包括多个上拉晶体管。

4.根据权利要求3所述的半导体存储器电路，其特征在于，进一步包括字线，所述字线连接到所述存储器单元，其中所述字线向所述存储器单元提供字线电压。

5.根据权利要求4所述的半导体存储器电路，其特征在于，进一步包括第三晶体管，所述第三晶体管具有连接到所述偏置控制电路以便接收所述偏置电压的栅极端、连接到所述字线以便接收所述字线电压的源极端、用于接收电源电压的基体端以及连接到接地的漏极端，其中所述第三晶体管基于所述偏置电压控制所述字线电压。

6.根据权利要求1所述的半导体存储器电路，其特征在于，所述偏置电压在第一温度下比在第二温度下高，并且其中所述第一温度小于所述第二温度。

7.根据权利要求1所述的半导体存储器电路，其特征在于，所述偏置控制电路通过控制所述阈值电压来调节所述存储器单元的写入裕量和运行速度。

8.根据权利要求1所述的半导体存储器电路，其特征在于，所述存储器单元是六晶体管(6T)静态随机存取存储器(SRAM)单元。

9.一种半导体存储器电路，其特征在于，包括：

六晶体管(6T)静态随机存取存储器(SRAM)单元，所述6T SRAM单元存储器单元具有第一多个晶体管和第二多个晶体管；

偏置控制电路，所述偏置控制电路用于偏置所述存储器单元，其中所述偏置控制电路连接到所述第一多个晶体管的基体端以便提供偏置电压来控制所述第一多个晶体管的阈值电压，其中所述偏置电压基于所述基体端处的结漏电而产生，并且其中所述偏置电压与温度相关；

字线，所述字线向所述存储器单元提供字线电压，其中所述字线连接到所述第一多个晶体管中的传输门晶体管的栅极；以及

第三晶体管，所述第三晶体管具有连接到所述偏置控制电路以便接收所述偏置电压的栅极、连接到所述字线以便接收所述字线电压的源极、用于接收电源电压的基体以及连接到接地的漏极，其中所述第三晶体管基于所述偏置电压控制所述字线电压。

10.一种用于偏置存储器单元的方法，其特征在于，所述存储器单元包括第一多个晶体管和第二多个晶体管，所述方法包括：

由偏置控制电路基于所述存储器单元的所述第一多个晶体管的基体端处的结漏电产生温度相关的偏置电压；以及

由所述偏置控制电路向所述第一多个晶体管的所述基体端提供所述偏置电压以便控制所述第一多个晶体管的阈值电压。