[发明专利]用于SRAM单元的晶体管基体偏置控制电路

说明书

一种半导体存储器电路包括SRAM单元和用于偏置所述SRAM单元的偏置控制电路。所述SRAM单元包括上拉晶体管、下拉晶体管以及传输门晶体管。所述偏置控制电路连接到所述下拉晶体管和所述传输门晶体管的基体端以便提供偏置电压。所述偏置控制电路通过所述偏置电压控制所述下拉晶体管和所述传输门晶体管的阈值电压。所述偏置电压与温度相关，基于所述下拉晶体管和所述传输门晶体管的所述基体端处的结漏电而产生。使用温度相关的偏置电压来偏置所述下拉晶体管和所述传输门晶体管的所述基体端确保所述SRAM单元的写入裕量和静态噪声容限(SNM)在限定的温度范围内相对恒定并且高于可接受水平。

技术领域

本发明总体上涉及存储器电路，并且更具体地说，涉及用于静态随机存取存储器(SRAM)单元的读取和写入辅助电路。

背景技术

半导体存储器电路以电子方式存储数据。一种类型的存储器电路是由SRAM单元阵列构成的SRAM。SRAM单元以静态形式保存数据。SRAM单元通常包括上拉晶体管和下拉晶体管、传输门晶体管(pass-gate transistors)、位线以及字线。上拉晶体管、下拉晶体管以及传输门晶体管的阈值电压决定SRAM单元的静态噪声容限(SNM)和写入裕量(即，分别为读取和写入操作的稳定性)。然而，随着半导体装置尺寸缩小，阈值电压的波动由于随机掺杂波动(RDF)、线边缘粗糙度(LER)和短沟道效应(SCE)而增加。阈值电压的这些波动导致晶体管的驱动强度的波动，这会降低SNM和写入裕量。

减少SNM和写入裕量降低的常规方法是使用读取和写入辅助电路。读取辅助电路通过减小传输门晶体管的驱动强度或增加上拉晶体管的驱动强度来确保充足的SNM。另一方面，写入辅助电路通过增加传输门晶体管的驱动强度或减小上拉晶体管的驱动强度来确保充足的写入裕量。这些冲突的驱动强度要求使得难以同时实现充足的SNM和充足的写入裕量二者。另外，读取辅助技术降低SRAM单元的读取电流，这会影响SRAM单元速度，而写入辅助技术会增加功耗。

SRAM单元的SNM和写入裕量另外取决于温度。SNM在高温下降低，而写入裕量在低温下降低。因此，SNM的提高会导致写入裕量的降低，并且反之亦然。

读取和写入辅助电路可以使用偏置技术连同读取和写入辅助技术。偏置技术包括产生提供到SRAM单元中的晶体管的基体端的偏置电压。偏置技术可以用包括晶体管、电阻器、二极管等的各种组合的偏置电路实施。然而，采用偏置电路会消耗额外的面积和电力。

因此，将有利的是具有这样一种用于SRAM单元的读取和写入辅助电路，所述读取和写入辅助电路使SNM和写入裕量在某个温度范围内保持高于可接受水平并且增加SRAM单元的运行速度。

发明内容

根据本发明的第一方面，提供一种半导体存储器电路，包括：

存储器单元，所述存储器单元包括第一多个晶体管和第二多个晶体管；以及

偏置控制电路，所述偏置控制电路用于偏置所述存储器单元，其中所述偏置控制电路连接到所述第一多个晶体管的基体端以便提供偏置电压来控制所述第一多个晶体管的阈值电压，其中所述偏置电压基于所述基体端处的结漏电而产生，并且其中所述偏置电压与温度相关。

在一个或多个实施例中，所述第一多个晶体管包括多个下拉晶体管和至少一个传输门晶体管。

在一个或多个实施例中，所述第二多个晶体管具有连接到电源电压的基体端，并且其中所述第二多个晶体管包括多个上拉晶体管。

在一个或多个实施例中，所述半导体存储器电路进一步包括字线，所述字线连接到所述存储器单元，其中所述字线向所述存储器单元提供字线电压。