[发明专利]半导体装置及其制作方法

说明书

本发明公开一种半导体装置及其制作方法，其中该半导体装置包括具有主动区域和绝缘区域的增强型高电子迁移率晶体管。增强型高电子迁移率晶体管包括基板、III‑V族主体层、III‑V族阻障层、III‑V族栅极结构以及III‑V族图案化结构。III‑V族主体层及III‑V族阻障层会分别设置于基板之上。III‑V族栅极结构会被设置于主动区域内的III‑V族阻障层之上。III‑V族图案化结构会被设置于绝缘区域内的III‑V族阻障层之上，其中III‑V族图案化结构的组成和III‑V族栅极结构的组成相同。

技术领域

本发明涉及高电子迁移率晶体管的领域，特别是涉及一种增强型高电子迁移率晶体管。

背景技术

在半导体技术中，III-V族的半导体化合物可用于形成各种集成电路装置，例如：高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor,HEMT)。HEMT是属于具有二维电子气(two dimensional electron gas,2DEG)层的一种场效晶体管，其2DEG层会邻近于带隙不同的两种材料之间的接合面(亦即，异质接合面)。由于HEMT并非使用掺杂区域作为晶体管的载流子通道，而是使用2-DEG层作为晶体管的载流子通道，因此相较于现有的金属氧化物半导体场效晶体管(MOSFET)，HEMT具有多种吸引人的特性，例如：高电子迁移率及以高频率传输信号的能力。然而，在现有的HEMT的制作工艺中，需利用多道光刻及蚀刻制作工艺，以定义出HEMT的源/漏极区域和两相邻HEMT间的绝缘区域，此增加了制作工艺的复杂程度。此外，两相邻HEMT间的绝缘区域会较周遭区域更为凹陷，此也影响了绝缘区域中的内连线的平整度。因此，有必要对上述缺陷加以改善。

发明内容

有鉴于此，有必要提出一种改良的高电子迁移率晶体管，以改善现有高电子迁移率晶体管所存在的缺失。

本发明的一实施例揭露了一种半导体装置，其包括具有主动(有源)区域和绝缘区域的增强型高电子迁移率晶体管。增强型高电子迁移率晶体管包括基板、III-V族主体层、III-V族阻障层、III-V族栅极结构以及III-V族图案化结构。III-V族主体层及III-V族阻障层会分别设置于基板之上。III-V族栅极结构会被设置于主动区域内的III-V族阻障层之上。III-V族图案化结构会被设置于绝缘区域内的III-V族阻障层之上，其中III-V族图案化结构的组成和III-V族栅极结构的组成相同。

本发明的另一实施例揭露了一种半导体装置的制作方法，半导体装置包括主动区域和绝源区域，而且制作方法包括下列步骤：提供基板，其上设置有III-V族主体层、III-V族阻障层及III-V族栅极层；以及图案化III-V族栅极层，以于主动区域内形成III-V族栅极结构以及于绝缘区域内形成III-V族图案化结构。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1是本发明一实施例所绘示的半导体装置的俯视示意图；

图2是本发明一实施例所绘示的半导体装置的剖面示意图；

图3是本发明一实施例所绘示的基板上设置有主体层、阻障层、栅极层和蚀刻掩模层的半导体装置的剖面示意图；

图4是本发明一实施例所绘示的图案化蚀刻掩模层后的半导体装置的剖面示意图；

图5是本发明一实施例所绘示的图案化III-V族栅极层后的半导体装置的剖面示意图；

图6是本发明一实施例所绘示的沉积钝化层后的半导体装置的剖面示意图；

图7是本发明一实施例所绘示的在钝化层中形成接触洞后的半导体装置的剖面示意图；