[发明专利]一种多层次融合的三维系统集成结构的制备方法

说明书

本发明涉及一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：（1）制作n个基板；（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；（3）分别对n个二维集成封装结构进行测试；（4）将对n个二维集成封装结构进行三维集成封装；（5）对三维集成封装结构进行封帽；该多层次融合的三维系统集成结构的制备方法，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了PCB板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。

技术领域

本发明属于半导体封装技术领域，具体涉一种多层次融合的三维系统集成结构的制备方法。

背景技术

随着系统集成芯片的规模越来越大，三维集成技术可有效的减小微系统产品的水平方向占据的电路板面积，同时减小了互连线长度，降低了信号延迟，使得系统具有小尺寸、高性能、低功耗的优点。

对于高复杂度的系统，例如若需将多种芯片（如CUP、FPGA、CPLD、DSP、收发器、A/D和电源管理等）和器件（如电阻、电容等）采用单颗基于TSV技术的全部芯片和器件的集成，虽然可以提高互连密度，提高电路板面积利用率，从而提升了系统的功能集成密度。但其工艺技术复杂且不成熟，会造成良率很差。而采用传统由分立器件简单物理堆叠的平面二维集成PCB板级技术，会存在各种寄生问题，同时无法满足微系统产品的小型化、高性能和低功耗等要求。因此，通过结构设计，进行多层次融合的三维集成是有必要的。

对于高复杂度的系统，由于芯片和器件种类多、每种芯片和器件复杂度有不一样，且芯片和器件来自不同厂家，其工艺、材料、预留连接方式和凸点材质等各异，目前SOC技术无法实现对如此多不同芯片和器件的单片集成；POP和SIP技术虽可实现系统三维集成，但受限于工艺线宽、节距、布放容差、组装精度等，基于这两类三维集成技术的电子系统体积相对较大，难以满足小型化的实际需求；单层基于TSV的三维集成技术是目前集成密度最高的三维集成技术，虽可保证系统体积和重量等要求，但目前该集成能力有限，无法完成如此高复杂的系统三维集成的整体集成。

发明内容

为此，本发明提供了一种多层次融合的三维系统集成结构的制备方法，包括如下步骤：

（1）制作n个基板；

（2）将各类电子器件焊接在步骤（1）所制作的n个基板上，得到n个二维集成封装结构；

（3）分别对n个二维集成封装结构进行测试；

（4）将对n个二维集成封装结构进行三维集成封装；

（5）对三维集成封装结构进行封帽。

所述步骤（1）制作n个基板上还分布有RDL层、TSV孔洞、凸点。

所述基板上还设置有空腔，以便将对应的电子器件安装在空腔中。

所述步骤（4）将对n个二维集成封装结构进行三维集成封装具体过程是：将n个二维集成封装结构分别通过TSV中填充金属实现芯片和器件与TSV转接板互连集成，通孔中填充金属实现芯片和器件与基板互连集成，然后通过凸点实现多层二维集成封装结构Z向堆叠集成，制成多层次融合的三维集成电路结构。

所述基板的个数n大于等于2。

所述基板包括硅转接基板、陶瓷基板、有机基板。

本发明的有益效果：本发明提供的这种多层次融合的三维系统集成结构的制备方法，能够将高复杂度的系统，进行三维集成，不仅产品合格率高，而且节约成本，能够显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，也有利于保证电源完整性，避免了PCB板级工艺技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。通过合理三维布局，实现了由分立器件简单物理堆叠的平面二维集成转化为多层次三维集成有机融合的三维高密度系统集成，实现小体积、高可靠、工艺简单高效的高复杂度的系统。