[发明专利]半导体器件及其制造方法

说明书

本申请公开了一种半导体器件及其制造方法。制造方法包括在衬底第一至第二阱区上分别形成第一、第二栅叠层，在衬底第三阱区、第四阱区上形成第三栅叠层；采用光刻胶掩膜、采用第一栅叠层、第三栅叠层为硬掩膜，在第一阱区形成第二掺杂类型第一源区和第一漏区，在第三阱区、第四阱区形成第二掺杂类型第三源区和第三漏区；采用第一至第三栅叠层作为硬掩膜，进行普注以在第二阱区中形成第一掺杂类型第二源区和第二漏区，形成第二源区和第二漏区时，第一源区和第一漏区、第三源区和第三漏区第二掺杂类型的掺杂剂复合第一掺杂类型掺杂剂。该方法在形成第二源区和第二漏区时省去附加的掩膜和光刻步骤，不影响半导体器件的性能并且可以降低制造成本。

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种半导体器件及其制造方法。

背景技术

BCD(Bipolar-CMOS-DMOS)工艺能够将二极管、CMOS管、DMOS 管、各种击穿电压的LDMOS管、三极管、电阻等器件集成在同一单片中， BCD器件功率损耗低、系统性能高、稳定性好，在汽车电子、电源管理、显示驱动等领域中很受欢迎，具有广阔的市场前景。

传统的BCD工艺，同时提供MOS管，二极管，三极管，电阻等器件，一般需要多次的掩膜和光刻步骤，工艺复杂、成本高。

因此，本发明需要提供一种减少掩膜和光刻操作，并且不影响半导体器件性能的半导体器件及其制造方法。

发明内容

有鉴于此，本申请针对现有技术中所存在的上述问题提供了一种半导体器件及其制造方法。

根据本发明的一方面，提供一种半导体器件的制造方法，包括：在衬底的第一区域的第一阱区上形成第一栅叠层，所述第一阱区为第一掺杂类型；在衬底的第一区域的第二阱区上形成第二栅叠层，所述第二阱区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一阱区与所述第二阱区彼此相邻；在衬底的第二区域的第三阱区以及第四阱区上形成第三栅叠层，所述第三阱区为第二掺杂类型，所述第四阱区为第一掺杂类型，所述第四阱区位于所述第三阱区中，所述第一区域与所述第二区域彼此相邻；采用光刻胶掩膜以及采用所述第一栅叠层、第三栅叠层作为硬掩膜，分别在所述第一阱区中形成第二掺杂类型的第一源区和第一漏区，在所述第三阱区中形成第二掺杂类型的第三漏区，在所述第四阱区中形成第二掺杂类型的第三源区；以及去除所述光刻胶掩膜，进行普注以在所述第二阱区中形成第一掺杂类型的第二源区和第二漏区，其中，在形成所述第二源区和第二漏区的步骤中，所述第一源区和第一漏区中以及所述第三源区和第三漏区中的所述第二掺杂类型的掺杂剂复合所述第一掺杂类型的掺杂剂，且所述第一源区和第一漏区以及所述第三源区和第三漏区的等效掺杂剂维持为第二掺杂类型。

优选地，形成所述第一源区和第一漏区与所述第三源区和第三漏区的所述第二掺杂类型的掺杂剂的掺杂剂量比形成所述第二源区和第二漏区的所述第一掺杂类型的掺杂剂的掺杂剂量高，以使得所述第一源区和第一漏区以及所述第三源区和第三漏区形成欧姆接触。

优选地，在形成所述第二源区和第二漏区的步骤之后，还包括：在所述第一栅叠层、所述第二栅叠层以及所述第三栅叠层上形成层间介质层；形成贯穿所述层间介质层并至少分别到达所述第一源区和第一漏区、所述第二源区和第二漏区和所述第三源区和第三漏区的多个通道孔；以及采用导电材料填充所述多个通道孔以形成多个导电通道。

优选地，在形成导电通道之后，所述第一源区和第一漏区中由所述通道孔暴露并与所述导电通道接触的部分作为第一源欧姆接触区和第一漏欧姆接触区，所述第三源区和第三漏区中由所述通道孔暴露并与所述导电通道接触的部分作为第三源欧姆接触区和第三漏欧姆接触区。