[发明专利]一种面向高阶路由器芯片的高效并行管理方法及架构

权利要求书

1.一种面向高阶路由器芯片的高效并行管理方法，其特征在于，包括：

将路由器的端口分为多个组别；

管理请求下发时，由总控管理单元将管理请求并行推送至各个组别，然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口，所述总控管为推送请求以及接收应答的管理单元，所述串推为沿着预设链路，将数据逐级推送；

管理应答返回时，由各个组别按端口顺序收集其组别内各个端口的管理应答，然后各个组别按照其组别顺序将其收集的所有管理应答返回至总控管理单元。

2.根据权利要求1所述的一种面向高阶路由器芯片的高效并行管理方法，其特征在于，当组别的串推逻辑量大于预设阈值时，利用寄存器组进行至少一个节拍的延迟，实现多拍串推。

3.根据权利要求1所述的一种面向高阶路由器芯片的高效并行管理方法，其特征在于，所述端口顺序根据管理请求的类型以及端口所处的物理布局位置每延时一预设节拍形成，所述组别顺序根据管理请求的类型以及组别所处的物理布局位置每延时一预设节拍形成。

4.一种面向高阶路由器芯片的高效并行管理装置，其特征在于，包括：

总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元；多个所述分组管理单元分组别管理多个所述串推逻辑单元，每个所述分组管理单元的组别内的所述串推逻辑单元之间级联连接，所述串推逻辑单元的数量与路由器端口的数量一致；

所述总控管理单元用于将管理请求并行推送至各个所述分组管理单元，并按序接收各个所述分组管理单元返回的管理应答；

所述分组管理单元用于接收所述总控管理单元的管理请求，将管理请求按序推送至其组别内的各个所述串推逻辑单元，并按序接收各个所述串推逻辑单元返回的管理应答，待收齐管理应答后返回所述总控管理单元；

所述串推逻辑单元用于接收所述分组管理单元的管理请求，将管理请求由管理时钟域转换为内核时钟域，送至路由器端口的寄存器访问单元，并将寄存器访问单元返回的管理应答由内核时钟域转换为管理时钟域，返回至所述分组管理单元。

5.根据权利要求4所述的一种面向高阶路由器芯片的高效并行管理装置，其特征在于，所述分组管理单元的组别内的所述串推逻辑单元之间级联有寄存器组。

6.根据权利要求4所述的一种面向高阶路由器芯片的高效并行管理装置，其特征在于，根据管理请求的类型和所述串推逻辑单元所处位置确定所述串推逻辑单元接收管理请求和返回管理应答的顺序；根据管理请求的类型和所述分组管理单元所处位置确定所述分组管理单元返回管理应答的顺序；所述串推逻辑单元所处位置取决于其对应路由器端口所处位置，所述分组管理单元所处位置取决于其组别内所述串推逻辑单元所处位置。