[发明专利]一种面向高阶路由器芯片的高效并行管理方法及架构有效
申请号: | 201910869890.2 | 申请日: | 2019-09-16 |
公开(公告)号: | CN110519174B | 公开(公告)日: | 2021-10-29 |
发明(设计)人: | 施得君;姚玉良;黄国华;崔晓阳;祝亚斌;胡舒凯 | 申请(专利权)人: | 无锡江南计算技术研究所 |
主分类号: | H04L12/771 | 分类号: | H04L12/771;H04Q1/02 |
代理公司: | 浙江千克知识产权代理有限公司 33246 | 代理人: | 裴金华 |
地址: | 214100 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 面向 路由器 芯片 高效 并行 管理 方法 架构 | ||
本发明公开了一种面向高阶路由器芯片的高效并行管理方法及架构,包括:将路由器的端口分为多个组别;管理请求下发时,由总管部件将管理请求并行推送至各个组别,然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口;管理应答返回时,由各个组别按端口顺序收集其组别内各个端口的管理应答,然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。本发明能够硬件实现同时对多个端口维护管理,能够节省大量交互时间,有效提高片上维护管理效率。
技术领域
本发明涉及计算机体系结构领域,尤其涉及一种面向高阶路由器芯片的高效并行管理方法及架构。
背景技术
在高性能计算系统的互连网络中,高阶路由器是互连网络的重要组成。目前,路由器芯片的片上管理结构主要完成芯片内部状态收集统计、自测试管理和寄存器访问。其中寄存器为芯片软硬件的接口,是软件初始化芯片,使硬件正常工作的重要接口。另外软件也通过访问寄存器获取芯片的工作状态、统计信息和自测试结果等重要的芯片信息,为芯片诊断、故障容错提供依据。
传统的串行架构只能依次顺序访问各端口信息,而高阶路由器端口较多,这种方式极大地影响路由器维护和管理的性能。
发明内容
本发明要解决的技术问题是针对上述现有技术的不足,提供一种能够同时实现多个端口维护管理,能够节省大量交互时间,有效提高片上维护管理效率的面向高阶路由器芯片的高效并行管理方法及架构。
为了实现上述目的,本发明采用的技术方案为:
一种面向高阶路由器芯片的高效并行管理方法,包括:
将路由器的端口分为多个组别;
管理请求下发时,由总管部件将管理请求并行推送至各个组别,然后由各个组别采用串推的方式将管理请求推送至其组别内的各个端口;
管理应答返回时,由各个组别按端口顺序收集其组别内各个端口的管理应答,然后各个组别按照其组别顺序将其收集的所有管理应答返回至总管部件。
进一步地,当组别的串推逻辑量大于预设阈值时,利用寄存器组进行至少一个节拍的延迟,实现多拍串推。
进一步地,所述端口顺序根据管理请求的类型以及端口所处的物理布局位置每延时一预设节拍形成,所述组别顺序根据管理请求的类型以及组别所处的物理布局位置每延时一预设节拍形成。
一种面向高阶路由器芯片的高效并行管理架构,包括:
总控管理单元、多个并行的分组管理单元以及多个串推逻辑单元;多个所述分组管理单元分组别管理多个所述串推逻辑单元,每个所述分组管理单元的组别内的所述串推逻辑单元之间级联连接,所述串推逻辑单元的数量与路由器端口的数量一致;
所述总控管理单元用于将管理请求并行推送至各个所述分组管理单元,并按序接收各个所述分组管理单元返回的管理应答;
所述分组管理单元用于接收所述总控管理单元的管理请求,将管理请求按序推送至其组别内的各个所述串推逻辑单元,并按序接收各个所述串推逻辑单元返回的管理应答,待收齐管理应答后返回所述总控管理单元;
所述串推逻辑单元用于接收所述分组管理单元的管理请求,将管理请求由管理时钟域转换为内核时钟域,送至路由器端口的寄存器访问单元,并将寄存器访问单元返回的管理应答由内核时钟域转换为管理时钟域,返回至所述分组管理单元。
进一步地,所述分组管理单元的组别内的所述串推逻辑单元之间级联有寄存器组。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所,未经无锡江南计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910869890.2/2.html,转载请声明来源钻瓜专利网。