[发明专利]集成芯片及其形成方法

说明书

本申请的各个实施例涉及一种集成存储器芯片，包括具有带状单元架构的存储器阵列，该带状单元架构减少了不同带状单元类型的数量并且减小了带状线密度。在一些实施例中，存储器阵列限于三种不同类型的带状单元：源极线/擦除栅极(SLEG)带状单元；控制栅极/字线(CGWL)带状单元；和字线带状单元。少量不同的带状单元类型简化了存储器阵列的设计，并且还简化了相应互连结构的设计。此外，在一些实施例中，三种不同的带状单元类型将字线、擦除栅极和控制栅极电耦合到互连结构的不同金属化层中的相应带状线。通过在不同的金属化层之间铺展带状线，减小了带状线密度。本发明的实施例还涉及集成芯片及其形成方法。

技术领域

本发明的实施例涉及集成芯片及其形成方法。

背景技术

嵌入式闪存是与公共集成电路(IC)芯片上的逻辑器件集成的闪存。该集成通过消除芯片之间的互连结构来提高性能，并且通过共享闪存和逻辑器件之间的工艺步骤来降低制造成本。一些类型的闪存包括堆叠栅极闪存和分离栅极闪存。与堆叠栅极闪存相比，分离栅极闪存具有更低的功耗、更高的注入效率、对短沟道效应的更小的易感性和过擦除抗扰度。

发明内容

本发明的实施例提供了一种集成芯片，包括：存储器阵列，包括多行和多列中的多个单元，其中，所述单元包括沿着所述存储器阵列的第一行间隔开的多个第一类型带状单元，并且还包括沿着所述第一行间隔开的多个第二类型带状单元；字线和控制栅极，沿着所述第一行延伸并且部分地限定所述第一行中的所述存储器阵列的单元；字线带状线，沿着所述第一行在所述存储器阵列之上的第一高度处延伸，并且电耦合到所述第一类型带状单元和所述第二类型带状单元处的所述字线；以及控制栅极带状线，沿着所述第一行在所述存储器阵列之上的第二高度处延伸并且电耦合到所述第一类型带状单元处的所述控制栅极，而不电耦合到所述第二类型带状单元处的控制栅极，其中，所述第一高度和所述第二高度不同。

本发明的另一实施例提供了一种集成芯片，包括：存储器阵列，包括多个行和多个列中的多个单元，其中，所述多个行包括第一行；擦除栅极和控制栅极，沿着所述第一行伸长，其中，所述擦除栅极和所述控制栅极部分地限定所述第一行中的所述存储器阵列的单元；擦除栅极带状线，沿着所述第一行在所述存储器阵列之上的第一高度处伸长，其中，所述擦除栅极带状线沿着所述第一行在多个第一位置处电耦合到所述擦除栅极；以及控制栅极带状线，沿着所述第一行在所述存储器阵列之上的第二高度处伸长，所述第二高度不同于所述第一高度，其中，所述控制栅极带状线沿着所述第一行在多个第二位置处电耦合到所述控制栅极。

本发明的又一实施例提供了一种用于形成集成芯片的方法，所述方法包括：形成沿着控制栅极长度伸长的控制栅极，其中，所述控制栅极部分地限定多个存储器单元和多个第一类型带状单元，多个存储器单元和多个第一类型带状单元沿着所述控制栅极长度间隔开；沉积覆盖所述控制栅极的栅极层；图案化所述栅极层以形成字线和擦除栅极，所述字线和所述擦除栅极与所述控制栅极平行地伸长并且部分地限定所述存储器单元和所述第一类型带状单元，其中，所述控制栅极位于所述字线和所述擦除栅极之间并且与所述字线和所述擦除栅极相邻；以及在所述控制栅极和所述字线上分别形成多个控制栅极接触通孔和多个字线接触通孔，其中，所述控制栅极和所述字线接触通孔位于所述第一类型带状单元处，而不位于所述存储器单元处。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了集成芯片的一些实施例的示意图，该集成芯片包括具有增强的带状单元架构的存储器阵列，并且还包括对应于增强的带状单元架构的互连结构。

图2示出了集成芯片的一些实施例的框图，该集成芯片包括具有图1的增强的带状单元架构的存储器阵列。

图3示出了集成芯片的一些实施例的框图，该集成芯片包括具有图1的增强的带状单元的存储器阵列并且还包括围绕存储器阵列的外围器件。