[发明专利]基于DRAM接口的低延迟融合IO控制方法和装置

权利要求书

1.一种基于DRAM接口的低延迟融合IO控制方法，其特征在于，包括：

基于固态硬盘的物理容量构建中央处理器访问的融合地址空间；

所述融合地址空间划分为DRAM物理空间和扩展地址空间，并将常用的系统数据存储至所述DRAM物理空间；其中，所述DRAM物理空间是所述固态硬盘的部分物理容量的直接映射；所述扩展地址空间为所述中央处理器通过DRAM接口访问的固态硬盘的地址空间，所述地址空间为直接内存存取空间；

当所述中央处理器通过预设的融合I/O控制器的DRAM接口访问融合地址空间时，获得待访问数据所对应的目标地址空间标识；根据预设的地址空间标识和地址空间的映射表，以及所述目标地址空间标识，查找所述中央处理器访问的目标地址空间；其中，所述目标地址空间包括DRAM物理空间或者扩展地址空间中的至少一个；所述融合I/O控制器是指整合所述动态随机存取存储器的内存空间和高速I/O的访问路径的控制器；其中，高速I/O是指所述固态硬盘和以太网控制器的I/O总线接口。

2.根据权利要求1所述的基于DRAM接口的低延迟融合IO控制方法，其特征在于，还包括：在融合I/O控制器中引入基于I2C总线的中断机制；其中，所述中断机制具体为增加I2C总线主控控制器巡查受控控制器的内存存储模块，当检测到所述内存存储模块存在异常时产生中断信号。

3.根据权利要求1所述的基于DRAM接口的低延迟融合IO控制方法，其特征在于，DRAM物理空间为实际的动态随机存取存储器的内存空间。

4.一种基于DRAM接口的低延迟融合IO控制装置，其特征在于，包括：

融合地址空间单元，用于基于固态硬盘的物理容量构建中央处理器访问的融合地址空间；

地址空间划分单元，用于所述融合地址空间划分为DRAM物理空间和扩展地址空间，并将常用的系统数据存储至所述DRAM物理空间；其中，所述DRAM物理空间是所述固态硬盘的部分物理容量的直接映射；所述扩展地址空间为所述中央处理器通过DRAM接口访问的固态硬盘的地址空间，所述地址空间为直接内存存取空间；

目标地址空间查找单元，用于当所述中央处理器通过预设的融合I/O控制器的DRAM接口访问融合地址空间时，获得待访问数据所对应的目标地址空间标识；根据预设的地址空间标识和地址空间的映射表，以及所述目标地址空间标识，查找所述中央处理器访问的目标地址空间；其中，所述目标地址空间包括DRAM物理空间或者扩展地址空间中的至少一个；所述融合I/O控制器是指整合所述动态随机存取存储器的内存空间和高速I/O的访问路径的控制器；其中，高速I/O是指所述固态硬盘和以太网控制器的I/O总线接口。

5.根据权利要求4所述的基于DRAM接口的低延迟融合IO控制装置，其特征在于，还包括：中断机制单元，用于在融合I/O控制器中引入基于I2C总线的中断机制；其中，所述中断机制具体为增加I2C总线主控控制器巡查受控控制器的内存存储模块，当检测到所述内存存储模块存在异常时产生中断信号。

6.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储基于DRAM接口的低延迟融合IO控制方法的程序，该电子设备通电并通过所述处理器运行该基于DRAM接口的低延迟融合IO控制方法的程序后，执行上述权利要求1-3任意一项所述的基于DRAM接口的低延迟融合IO控制方法。

7.一种计算机可读存储介质，其特征在于，该计算机可读存储介质中包含一个或多个程序指令，所述一个或多个程序指令用于被服务器执行如权利要求1-3任一项所述的基于DRAM接口的低延迟融合IO控制方法。