[发明专利]具有微细间距硅穿孔封装的扇出型封装晶片结构及单元

说明书

本发明提供一种具有微细间距硅穿孔封装的扇出型封装晶片结构及单元。该具有微细间距硅穿孔封装的扇出型封装晶片结构将硅工艺的硅中介层设置于下层的封装单元内，作为上层的封装单元与底层的基板之间的电连接。依据上层封装单元的扇出接点的设计分布，以一个或多个局部配置硅中介层于下层封装单元的半导体晶粒侧边，可满足对于高阶晶片更不受限制的设计需求。

技术领域

本发明有关一种封装结构，尤指一种具有微细间距硅穿孔封装的扇出型封装晶片结构及单元。

背景技术

目前因应高阶晶片的需求量大增，与其对小面积、高输出(I/O)、高散热、低噪声等特性的产品需求，后段封装工艺不断朝向缩小晶片体积或在同等晶片面积内整合更多功能以提高I/O数量的方向发展。随着功能增强、尺寸小型化的需求，高I/O脚数及缩小晶粒焊垫尺寸与间距(pitch)的设计，已成为IC发展的趋势。

对于常见的多层封装架构，目前使用铜柱(copper pillar)作为下层封装结构与上层封装结构之间的连接。由于连接铜柱的高度与晶片封装结构的厚度直接相关，在考虑高阶晶片的散热、噪声控制等条件限制下，晶片封装结构必须维持在一定的厚度以上，因此铜柱也具有一定的高度。目前普遍的封装工艺先长出铜柱再进行封胶，当铜柱较高时，在设计上也需加大铜柱的直径，以维持铜柱结构的稳定性。然而铜柱直径加大直接影响到I/O脚的间距、I/O脚数，使上层封装结构的能力遭到限制。

简言之，晶片的厚度决定了铜柱的高度，也限制了间距有其极限无法无止境缩小，也使得扇出型封装架构的扇出接点、I/O数量以及上层封装架构的工艺与设计都受到限制。

发明内容

为了解决上述问题，本发明的实施例中提供了具有微细间距硅穿孔封装的扇出型封装晶片结构以及扇出型封装单元。

根据本发明的一实施例，具有微细间距硅穿孔封装的扇出型封装晶片结构设置于一基板上，该扇出型封装晶片结构包含了一第一封装单元以及一第二封装单元。该第一封装单元具有一半导体晶粒以及一硅中介层，该半导体晶粒以及该硅中介层嵌入封装于一封胶体中，该第一封装单元具有彼此相对的一下表面以及一上表面。该第二封装单元设置于该第一封装单元的该上表面上。该第一封装单元以该下表面设置于该基板上，其中该半导体晶粒的多个接点电连接于该基板上，该第二封装单元的多个接点通过该硅中介层电连接于该基板上。

根据本发明的另一实施例，具有微细间距硅穿孔封装的扇出型封装单元设置于一基板上，该扇出型封装单元具有一半导体晶粒以及一硅中介层，该半导体晶粒以及该硅中介层嵌入封装于一封胶体中，该扇出型封装单元具有彼此相对的一下表面以及一上表面，该扇出型封装单元以该下表面设置于该基板上，且该半导体晶粒的多个接点电连接于该基板上。

于本发明实施例所提供的扇出型封装晶片结构中，其中该硅中介层以硅穿孔封装贯穿该第一封装单元，电连接该基板与该第二封装单元。

于本发明实施例所提供的扇出型封装晶片结构中，其中该硅中介层局部设置于该半导体晶粒一侧。

于本发明实施例所提供的扇出型封装晶片结构中，其中该半导体晶粒以及该硅中介层彼此相邻且位于同一封装层中。

于本发明实施例所提供的扇出型封装晶片结构中，其中该硅中介层包含一条或多条连接线路，通过一个或多个对应的接触垫连接该第二封装单元与该基板。

于本发明实施例所提供的扇出型封装晶片结构中，其中该硅中介层于封胶前以硅工艺形成。

于本发明实施例中，该扇出型封装晶片结构中另包含至少一重布线层，设置于该第一封装单元的该下表面与该基板之间，该至少一重布线层包含多个接触垫，该半导体晶粒的该多个接点以及该第二封装单元的多个接点通过该硅中介层由该多个接触垫电连接于该基板上。