[发明专利]多集成电路缓存的图像传感器、成像方法以及多集成电路成像设备

说明书

一种多IC缓存的图像传感器具有第一IC，该第一IC具有像素、选择晶体管和将选择的像素与第一裸片间接合焊盘相耦接的互连，该第一裸片间接合焊盘将图像数据传送到具有逻辑和ADC的第二IC。ADC具有耦接到所选择的像素的输入，以及将硅通孔和裸片间接合焊盘输出到第三IC，第三IC被耦接以缓存DRAM中的原始图像数据。一种方法包括：使用被划分为子阵列的阵列像素IC来捕获图像，每个所述子阵列经由裸片间接合耦接到分离的、相关联的ADC；扫描子阵列并将图像数据转换为数字图像数据；以及经由裸片间接合将数字图像数据传送到DRAM中的缓存器中。

技术领域

本公开涉及具有分离的堆叠像素阵列、动态随机存取存储器(DRAM)和逻辑/模数转换器集成电路裸片的图像传感器。

背景技术

图像传感器阵列，比如在现代相机和相机电话中使用的那些图像传感器阵列，具有大量像素，每个像素通常包括光电二极管。例如，4160×3328图像传感器具有13.8×百万个像素，并且高端相机可能具有多得多的像素。当通过模数转换器(ADC)读取每个像素时，利用现有技术中已知的产生10、12或甚至16位的ADC，每个像素通常产生至少8位数据。具有16位ADC的4160×3328阵列可以为单个图像产生多达221兆比特的原始数据。现在市场需求的是能够依次捕获多个高分辨率图像的相机。捕获高分辨率图像连拍的数码相机可以在每次连拍期间捕获大量的原始图像数据。

许多相机具有“拜耳(Bayer)”模式滤色器，其中像素被分组为由四个像素构成的单元，每个单元中具有三个或四个不同的滤色器，在每个单元中提供三种或四种不同的像素类型。通常在颜色处理期间，根据来自于该单元的三种或四种不同类型的像素的ADC结果的比率，来计算每个单元的颜色。

图像传感器可能具有一个或多个有缺陷的像素，或可能具有灵敏度稍微变化的一些传感器。

通常使用不支持在同一集成电路上制造浮栅多层多晶硅一次性可编程(OTP)存储器设备的集成电路(IC)制造工艺来形成像素阵列。OTP是常见的非易失性存储器，并且可存储诸如有缺陷的像素的身份或在颜色处理中有用的灵敏度差异等信息。类似地，许多动态随机存取存储器(DRAM)设备是使用沟道式电容器或圆柱形电容器来制造的，而用于制造像素阵列和其它数字逻辑电路的大多数工艺不支持这种沟道式电容器或圆柱形电容器。DRAM中的OTP存储器设备可被用于存储诸如有缺陷的DRAM单元的身份以及用于优化存取的控制和定时电路的特定设置的信息。

OTP存储器通常需要相当高的芯片上电压以用于编程，这些高电压需要该电路的各部分具有更大的扩散到扩散(diffusion to diffusion)线间隔、阱间隔，或者与在其它常见集成电路上相比，在集成电路上每晶体管消耗更多面积。这些更大的尺寸和相对较低的“导通”电流结合起来使得OTP存储器比其它存储器设备存取更慢。结果，使用OTP存储器的许多设计被构造为将OTP存储器内容复制到静态随机存取存储器(SRAM)存储器中，以允许通过更快读取的SRAM单元进行存取。

SRAM单元通常需要至少6个晶体管，或者在一些实施例中需要4个晶体管加上一对高值多晶硅电阻器，从而需要比DRAM存储器单元所需的面积大得多的面积。

存在可将一些OTP存储器与SRAM结合的许多其它系统应用，其中诸如可适用于DRAM的面积节省和存储增加可以是有益的。

有时优选背侧成像(back-side imaging)像素阵列，其中将晶体管植入到集成阵列的第一侧面中并且将金属互连层沉积到集成阵列的第一侧面上，同时使每个像素暴露于穿过集成阵列的第二侧面的光，这是因为像素不受金属互连层阻碍。然而，由于像素与集成阵列的第二侧面或背侧之间的硅中的波长相关衰减，所以此类像素阵列可能在具有不同滤色器的像素之间具有灵敏度差异。