[发明专利]电子设备、电子系统和存储器控制器

权利要求书

1.一种电子设备，包括：

处理器，经由第一路径和第二路径与存储器控制器耦接，

其中所述第一路径穿过连接所述存储器控制器与多个处理器的相干互连，所述多个处理器包含所述处理器，且

其中所述第二路径绕过所述相干互连，且具有相比于所述第一路径更低的时延；

其中将所述处理器配置成将存储器访问请求发送到所述存储器控制器，且其中所述存储器访问请求包含采用所述第一路径或所述第二路径的路径请求；以及

所述存储器控制器，配置成履行所述存储器访问请求，且至少部分地基于所述路径请求，经由所述第一路径或所述第二路径将存储器访问的结果的至少一部分发送到所述处理器。

2.根据权利要求1所述的电子设备，还包含：

所述相干互连，其中所述相干互连基于预定义准则而配置成阻断所述路径请求或将所述路径请求转发到所述存储器控制器。

3.根据权利要求2所述的电子设备，还包含：

第二处理器，包含于所述多个处理器内；且

其中如果与所述存储器访问相关的数据副本由所述第二处理器存储，所述相干互连配置成阻断所述路径请求。

4.根据权利要求2所述的电子设备，其中所述第一路径穿过第一时钟域桥及第二时钟域桥，所述第一时钟域桥在由所述处理器采用的第一时钟与由所述相干互连采用的第二时钟之间同步数据，所述第二时钟域桥在由所述相干互连采用的所述第二时钟与由所述存储器控制器采用的第三时钟之间同步数据。

其中所述第二路径穿过第三时钟域桥，所述第三时钟域桥在由处理器采用的所述第一时钟与由存储器控制器采用的所述第三时钟之间同步数据。

5.根据权利要求1所述的电子设备，其中如果在履行所述存储器访问请求时发生错误，尽管路径请求采用所述第二路径，所述存储器控制器仍配置成经由所述第一路径履行所述存储器访问请求。

6.根据权利要求1所述的电子设备，其中当经由所述第二路径发送所述存储器访问的所述结果的至少部分时，所述存储器控制器配置成：

经由所述第二路径将与所述存储器访问相关的数据发送到所述处理器，以及

经由所述第一路径将与所述存储器访问相关的响应消息发送到所述处理器。

7.根据权利要求6所述的电子设备，其中所述处理器配置成：

在经由所述第二路径到达时消耗所述数据，但

在所述响应消息经由所述第一路径到达之前，未对与所述数据相关的探听请求作出响应。

8.根据权利要求6所述的电子设备，其中所述存储器控制器配置成经由所述第二路径将与所述存储器访问相关的第二响应消息发送到所述处理器。

9.根据权利要求1所述的电子设备，其中所述多个处理器包含异构的多个处理器，所述多个处理器包含：

所述处理器，配置成采用所述第一路径或第二路径进行存储器访问，以及

第二处理器，配置成仅采用所述第一路径进行存储器访问。

10.一种电子系统，包括：

多个处理器，至少经由慢速路径与存储器控制器耦接，

其中所述多个处理器中的至少一请求处理器经由所述慢速路径和快速路径与所述存储器控制器耦接，

其中所述慢速路径穿过连接所述存储器控制器与所述多个处理器的相干互连，以及

其中所述快速路径绕过所述相干互连，且具有相比于所述慢速路径更低的时延；

所述相干互连，配置成将所述多个处理器与存储器控制器连接，且促进所述多个处理器之间的高速缓存相干性；以及

所述存储器控制器，配置成履行来自所述至少一请求处理器的存储器访问请求，且至少部分地基于路径请求消息，经由所述慢速路径或所述快速路径将存储器访问的结果的至少一部分发送到所述至少一请求处理器。