[发明专利]电子设备、电子系统和存储器控制器

说明书

根据一个整体方面，电子设备可包含经由第一路径和第二路径与存储器控制器耦接的处理器。第一路径可穿过连接存储器控制器与多个处理器的相干互连，多个处理器包含处理器。第二路径可绕过相干互连且具有相比于第一路径更低的时延。处理器可配置成将存储器访问请求发送到存储器控制器，且其中存储器访问请求包含采用第一路径或第二路径的路径请求。设备可包含存储器控制器，存储器控制器配置成履行存储器访问请求，且至少部分地基于路径请求，经由第一路径或第二路径将存储器访问结果的至少一部分发送到处理器。也提供一种电子系统和存储器控制器。

相关申请案的交叉参考

本申请案主张2018年9月20日申请的标题为“异构SOC中的数据快速路径(DATAFAST PATH IN HETEROGENEOUS SOC)”的临时专利申请案第62/734,237号的优先权。这一先前提交的申请案的主题以引用的方式并入本文中。

技术领域

本说明书涉及计算机数据管理，且更具体地说涉及异构单片片上系统(system-on-a-chip；SOC)中的数据快速路径。

背景技术

芯片上的系统或片上系统(system on chip；SoC)是集成电路(integratedcircuit；IC)，所述集成电路集成计算机或其它电子系统的所有(或大部分)组件。这些组件典型地包含中央处理单元(central processing unit；CPU)、存储器、输入/输出端口，且可能包含二级存储-上面所有组件在单个基底上。依据本申请案，这些组件可含有数字、模拟、混合信号以及常用射频信号处理功能。由于它们集成在单个电子基底上，因此相比于具有相等功能的多芯片设计，SoC消耗的功率以及占用的面积小得多。因为这一点，SoC在移动计算以及边缘计算市场中极为常见。片上系统通常用于嵌入式系统以及物联网。

存储器控制器是数字电路，所述数字电路管理进出于计算机的主存储器的数据流。存储器控制器可以是单独的芯片或集成到另一个芯片中，如放在相同的裸片上或作为微处理器的集成部分。存储器控制器含有读取且写入到动态随机存取存储器(dynamicrandom access memory；DRAM)所必需的逻辑。

在计算机架构中，高速缓存或存储器相干是最终存储于多个本地高速缓存中的共享资源数据的一致性。当客户在系统中维护共用存储器资源的高速缓存时，可能出现非相干数据的问题，特别是多处理系统中的CPU的情况。在具有用于每个处理器的单独高速缓存存储器的共享存储器多处理器系统中，可能具有共享数据的许多副本：一个副本在主存储器中以及一个副本在请求其的每个处理器的本地高速缓存中。当数据副本中的一个更改时，另一个副本必须反映那个更改。高速缓存相干性是确保共享操作数(数据)值的更改及时在整个系统中传播的规范。

发明内容

根据一个整体方面，电子设备可包含经由第一路径和第二路径与存储器控制器耦接的处理器。第一路径可穿过连接存储器控制器与多个处理器(包含处理器)的相干互连。第二路径可绕过相干互连且具有相比于第一路径更低的时延。处理器可配置成将存储器访问请求发送到存储器控制器，且其中存储器访问请求包含采用第一路径或第二路径的路径请求。电子设备可包含存储器控制器，所述存储器控制器配置成履行存储器访问请求，且至少部分地基于路径请求，经由第一路径或第二路径将存储访问的结果的至少一部分发送到处理器。

根据另一个整体方面，电子系统可包含经由至少一个慢速路径与存储器控制器耦接的异构多个处理器，其中经由慢速路径和快速路径两者将多个处理器的至少一个请求处理器与存储器控制器耦接，其中慢速路径穿过相干互连将存储器控制器与多个处理器连接，且其中快速路径绕过相干互连且具有相比于慢速路径更低的时延。电子系统可包含相干互连，所述相干互连配置成将多个处理器与存储器控制器连接且促进多个处理器之间的高速缓存相干性。电子系统可包含存储器控制器，所述存储器控制器配置成履行来自请求处理器的存储器访问请求，且至少部分地基于路径请求消息经由第一路径或第二路径将存储器访问的结果的至少一部分发送到请求处理器。