[发明专利]半导体装置

说明书

形成半导体装置（1），所述半导体装置包含：SiC外延层（28）；多个晶体管单元（18），形成于SiC外延层（28），通过规定的控制电压接通/关断控制；栅极电极（19），与在接通时形成沟道的晶体管单元（18）的沟道区域（32）相对；栅极金属（44），为了与外部的电连接而露出到最外层表面，与栅极电极（19）在物理上分离，但是，电连接于栅极电极（19）；以及内置电阻（21），被配置在栅极金属（44）的下方，由将栅极金属（44）和栅极电极（19）电连接的多晶硅构成。

技术领域

本发明涉及SiC半导体装置。

背景技术

专利文献1公开了包含栅极焊盘、由多晶硅构成的栅极连结布线、以及形成在栅极连结布线上并且与栅极焊盘整体地连接的栅极金属布线的半导体装置。当对栅极焊盘施加电压时，经由栅极金属布线和栅极连结布线向形成在有源区域中的MOSFET供给功率。

现有技术文献

专利文献

专利文献1：日本特开2010-238885号公报。

发明内容

发明要解决的课题

在实用上，存在使用具有彼此并联连接的多个半导体装置（芯片）的模块的情况。在模块设置有总括起来电连接于各芯片的栅极的栅极端子。通过向该栅极端子提供控制电压，从而同时向各内置芯片的栅极施加电压来进行开关工作。

但是，在这样的模块中，存在在接通时容易产生噪声这样的课题。这是因为，关于栅极电阻，在多个芯片间存在偏差，在接通控制的初期，电流集中于栅极电阻相对低的芯片。此外，栅极电阻的偏差由于制造芯片时的加工精度（蚀刻尺寸等）的偏差而产生，因此，难以排除其。

另一方面，也可以将具有比各芯片内的栅极电阻大的电阻值的外置的栅极电阻相对于芯片一个一个地设置，但是，模块的构造变得复杂，产生难以装配这样的另外的课题。

因此，本发明的目的在于提供一种通过简单的构造即使并联连接多个半导体装置来同时使用也能够降低噪声的产生的半导体装置。

用于解决课题的方案

本发明的第一半导体装置包含：SiC半导体层；多个单元，形成于所述SiC半导体层，通过规定的控制电压接通/关断控制；控制电极，与在接通时形成沟道的所述单元的沟道区域相对；控制焊盘，为了与外部的电连接而露出到最外层表面，与所述控制电极在物理上分离，但是，电连接于所述控制电极；以及内置电阻，被配置在所述控制焊盘的下方，由将所述控制焊盘和所述控制电极电连接的多晶硅构成。

根据该结构，多晶体电阻（内置电阻）介于控制焊盘与单元之间。通过调节该内置电阻的电阻值，从而能够在合计了控制电极的电阻值和内置电阻的电阻值的电阻值（控制电阻）中使内置电阻的电阻值为主导。因此，即使在将在控制电阻的电阻值中存在偏差的多个半导体装置并联连接来使用的情况下，也使内置电阻的电阻值比该偏差大，由此，能够限制电流对控制电极的电阻值相对低的半导体装置的流入。其结果是，能够降低该使用时的噪声的产生。

而且，构成内置电阻的多晶硅为能够通过杂质的注入等简单地控制电阻值的材料，此外，关于其加工，也通过以往的半导体制造技术来确定。因此，也能够在本发明的内置电阻的导入时避免半导体装置自身和具备其的模块的构造变得复杂。

在本发明的一个实施方式中，所述控制焊盘以周围被空间所包围的方式独立地形成，

所述内置电阻经由层间膜被配置于所述控制焊盘的下方区域。

根据该结构，能够使用从控制焊盘的下方即外部通向多个单元的电流路径的入口部限制控制电流的流入。由此，能够防止冲击电流仅流向特定的单元。其结果是，能够降低在多个单元间的开关速度的偏差。