[发明专利]阵列基板、制备方法及显示面板

说明书

本发明实施例公开了一种阵列基板、制备方法及显示面板，阵列基板包括基板，基板包括显示区和非显示区，基板上依次设有薄膜晶体管层和第一像素电极层，薄膜晶体管层包括位于显示区内的薄膜晶体管和位于非显示区内的层间介电层，第一像素电极层与薄膜晶体管层连接，层间介电层在基板的非显示区开设有第一过孔；基板的非显示区设有检测器件，包括：栅极金属层，与第一过孔位置对应；源漏极层，位于第一过孔内；第二像素电极层，沉积在源漏极层上，第二像素电极层通过引线与第一像素电极层连接。本发明提供的阵列基板，降低源漏极层与阵列基板层间介电层之间的高度差，使得引线层在源漏极层与层间介电层的交界处不易发生断线，提高检测器件的可靠性。

技术领域

本发明涉及显示技术领域，具体涉及一种阵列基板、制备方法及显示面板。

背景技术

显示面板中漏极端电极与像素电极之间的接触阻抗决定了驱动电路的功耗大小和像素充放电响应速度，因此，在显示面板的像素设计完成后，需要对其漏极端电极与像素电极之间的接触阻抗进行测量。由于面板的显示区膜层较多，直接测量漏极端电极与像素电极之间的接触阻抗会破坏显示区的其它膜层，因此一般通过在面板的非显示区域设置检测器件，该检测器件包括薄膜晶体管和像素电极，且该像素电极通过引线与显示区域的像素电极连接，以检测漏极端电极与像素电极之间的接触阻抗。

但是，由于检测器件测试区域膜层较绕线电阻区域膜层多，因此测试区和显示区之间上的引线之间存在高度差，引线在有高度差的位置极容易断线导致器件失效。

发明内容

本发明实施例提供一种阵列基板、制备方法及显示面板，旨在改进阵列基板的结构，降低阵列基板上检测器件与层间介电层之间的高度差，使得引线在检测器件与层间介电层的交界处不容易发生断线，提高检测器件的可靠性。

第一方面，本申请提供一种阵列基板，所述阵列基板包括基板，所述基板包括显示区和非显示区，所述基板上依次设有薄膜晶体管层和第一像素电极层，所述薄膜晶体管层包括位于所述显示区内的薄膜晶体管和位于所述非显示区内的层间介电层，所述第一像素电极层与所述薄膜晶体管层连接，所述层间介电层在所述基板的非显示区开设有第一过孔；所述基板的非显示区设有检测器件，所述检测器件包括：

第一栅极金属层，沉积在所述基板上，并与所述第一过孔位置对应；

第一源漏极层，沉积在所述第一栅极金属层上，所述源漏极层位于所述第一过孔内；

第二像素电极层，沉积在所述源漏极层上，所述第二像素电极层通过引线与所述第一像素电极层连接。

可选的，所述阵列基板还包括平坦化层，所述平坦化层位于所述薄膜晶体管层与所述第一像素电极层之间，所述平坦化层在所述基板的非显示区开设有第二过孔以形成测试区域，所述第一过孔位于所述测试区域内。

可选的，所述引线沉积在所述平坦化层和所述层间介电层上。

可选的，所述第一过孔的面积大于或等于所述第一栅极金属层的面积。

可选的，所述第一栅极金属层的上表面高度小于所述层间介电层高度。

可选的，所述第一源漏极层的上表面高度与所述层间介电层的上表面高度持平。

第二方面，本申请提供一种阵列基板的制备方法，所述阵列基板包括显示区和非显示区，所述方法包括：

提供基板，所述基板包括显示区和非显示区；

在所述基板上形成薄膜晶体管层、第一栅极层和第一源漏极层，所述薄膜晶体管包括位于所述显示区的薄膜晶体管和位于所述非显示区的层间介电层，所述层间介电层在所述基板的非显示区开设有第一过孔；所述第一栅极金属层和所述第一源漏极层位于所述非显示区，所述第一栅极层与所述第一过孔位置对应，所述第一源漏极层位于所述第一过孔内并与所述栅极层接触；