[发明专利]一种基于逻辑门非对称自治布尔网络的随机数发生器

权利要求书

1.一种基于逻辑门非对称自治布尔网络的随机数发生器，其特征在于：包括熵源电路（1）和熵采样电路（2）；

所述熵源电路（1）由1个二输入二输出同或门XNOR0和11个二输入二输出异或门XOR1-XOR11组成自治布尔网络，所述同或门XNOR0与异或门XOR1-XOR11形成网络中的节点，网络中的相邻节点和非相邻节点之间两两相互耦合连接，形成非对称的网络拓扑结构，使同或门XNOR0能够振荡，从而使熵源电路（1）各节点持续振荡；

所述熵采样电路（2）由3个D触发器和一个三输入的异或门XOR12组成，所述3个D触发器的信号输入端分别与熵源电路（1）中随机选取的3个不相同的节点相连；

所述3个D触发器的输出端分别与异或门XOR12的输入相连，所述3个D触发器的时钟信号端口与时钟模块（3）相连，所述异或门XOR12的输出端输出随机数；

所述熵源电路（1）的电路结构为：

所述同或门XNOR0的一个输入端与作为相邻节点的异或门XOR11的输出端相连，所述同或门XNOR0的另一个输入端与作为非相邻节点的异或门XORj的输出端相连，其中j∈[2，……，10]；

异或门节点XOR(j+1)的一个输入端与作为相邻节点的异或门XOR(j+2)的输出端相连，当j+211时，则该相邻节点XOR(j+2)为同或门XNOR0；所述异或门节点XOR(j+1)的另一个输入端与非相邻节点的输出端相连；

设i表示异或门的序号，其中i∈[1……11]，当节点i（i≠j+1）的两个输入端与左右相邻的两个节点i-1和i+1的输出端相连，

若满足i-1=0，则节点i-1为同或门XNOR0；

若存在i+111，则节点i+1为同或门XNOR0。

2.根据权利要求1所述的一种基于逻辑门非对称自治布尔网络的随机数发生器，其特征在于：所述时钟模块（3）向外提供的时钟信号规格为100MHz。