[发明专利]一种基于逻辑门非对称自治布尔网络的随机数发生器

说明书

本发明一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器，属于基于逻辑门非对称自治布尔网络的随机数发生器技术领域；所要解决的技术问题为：提出一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器硬件结构，是对基于二输入二输出逻辑门自治布尔网络的随机数发生器的改进；解决该技术问题采用的技术方案为：包括熵源电路和熵采样电路；熵源电路由1个二输入二输出同或门XNOR0和11个二输入二输出异或门XOR1‑XOR11组成自治布尔网络，同或门XNOR0与异或门XOR1‑XOR11形成网络中的节点，相邻节点和非相邻节点之间两两相互耦合连接，形成非对称的网络拓扑结构；本发明应用于随机数发生器。

技术领域

本发明涉及一种基于逻辑门非对称自治布尔网络的随机数发生器，属于基于逻辑门非对称自治布尔网络的随机数发生器技术领域。

背景技术

随机数的生成与传输在许多领域都有重要的应用，例如信息安全、模拟计算、身份认证、雷达探测等领域，尤其是在信息安全领域，随机数可以作为密钥对信息进行加密，生成传输高质量的随机数可以有效提高信息数据的传输安全。

目前产生随机数的装置种类较多，主要分为物理随机数发生器和伪随机数发生器；物理随机数是对自然界的随机现象进行提取、放大并量化产生随机数，具有天然的不可预测性，该类型随机数生成装置主要有基于噪声提取和基于振荡环的随机数发生器；基于噪声提取的随机数发生器利用频谱平坦噪声源作为熵源，原理简单，但是噪声振荡幅值太小需要放大器进行放大，由于放大器为非线性放大，使得随机数特性变差，需要对随机数进行后处理；基于振荡环的随机数发生器是一种全数字电路的随机数发生器，有利于器件集成，振荡环对反相器的边沿抖动进行采样量化得到随机数，同样由于逻辑器件边沿抖动量级非常小，需要经过多周期的累积以提取随机数，导致随机数产生速率较低。

伪随机数发生器产生的伪随机数具有很好的统计特性，且产生速度快，但是伪随机数发生器由于采用固定算法对种子进行运算产生随机数，它的熵值取决于种子的熵值，使得其生成的随机数具有周期性和可预测性。

而基于自治布尔网络构建的物理随机数发生器是近年来新提出的产生随机数的方法，目前这类随机数发生器的熵源电路多由三输入三输出逻辑门和反相器相互连接构成自治布尔网络实现，相较于二输入逻辑器件，三输入的逻辑器件由于使用更多晶体管会增加结构复杂性和电路中的功耗，而如果将逻辑控制器件替换为二输入逻辑器件，在电路中的工艺误差和相位噪声量级过小时，二输入同或门的两个输入端的信号相同，均为高电平，使二输入同或门输出端保持高电平，使得熵源电路无法振荡，这样会导致出现二输入自治布尔网络随机数发生器在理想情况下，即电路中工艺误差和相位噪声较小可以忽略不计时，可能出现无法振荡的现象；因此需要对目前该类型随机数发生器的结构进行改进。

发明内容

本发明为了克服现有技术中存在的不足，所要解决的技术问题为：提出一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器硬件结构，是对基于二输入二输出逻辑门自治布尔网络的随机数发生器的改进。

为了解决上述技术问题，本发明采用的技术方案为：一种基于二输入二输出逻辑门非对称自治布尔网络的随机数发生器，包括熵源电路和熵采样电路；

所述熵源电路由1个二输入二输出同或门XNOR0和11个二输入二输出异或门XOR1-XOR11组成自治布尔网络，所述同或门XNOR0与异或门XOR1-XOR11形成网络中的节点，所述相邻节点和非相邻节点之间两两相互耦合连接，形成非对称的网络拓扑结构，使同或门XNOR0能够振荡，从而使熵源电路各节点持续振荡；

所述熵采样电路由3个D触发器和一个三输入的异或门XOR12组成，所述3个D触发器的信号输入端分别与熵源电路中随机选取的3个不相同的节点相连；

所述3个D触发器的输出端分别与异或门XOR12的输入相连，所述3个D触发器的时钟信号端口与时钟模块相连，所述异或门XOR12的输出端输出随机数。

所述熵源电路的电路结构为：