[发明专利]衬底接合设备和使用该衬底接合设备的衬底接合方法在审
申请号: | 201910891345.3 | 申请日: | 2019-09-20 |
公开(公告)号: | CN110931416A | 公开(公告)日: | 2020-03-27 |
发明(设计)人: | 金兑泳;韩珉洙;金俊亨;罗勋奏;文光辰 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/683 | 分类号: | H01L21/683;H01L21/50 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 赵南;张青 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 衬底 接合 设备 使用 方法 | ||
公开了一种衬底接合设备和一种衬底接合方法。所述衬底接合设备包括:下卡盘,其承接下衬底;以及上卡盘,其布置在下卡盘上方。上衬底固定于上卡盘。上卡盘和下卡盘将上衬底与下衬底接合。上卡盘具有朝向下卡盘的上凸表面。上凸表面包括沿方位角方向交替布置的多个第一脊和多个第一谷。
相关申请的交叉引用
本申请要求于2018年9月20日在韩国知识产权局提交的韩国专利申请No.10-2018-0113155的优先权,该申请的公开内容通过引用方式整体并入本文。
技术领域
本发明构思的示例性实施例涉及一种用于制造半导体装置的设备和制造半导体装置的方法,更具体地,涉及一种衬底接合设备和使用该衬底接合设备的衬底接合方法。
背景技术
随着近来半导体装置的发展,建议使用堆叠型半导体装置和堆叠型传感器作为替代方案来有效地减小电子装置的物理尺寸。在堆叠型半导体装置和传感器中,可以在多个衬底上单独地制造逻辑单元、存储器单元、处理电路和互补金属氧化物半导体(CMOS)图像传感器。多个衬底可以彼此接合以减小堆叠型半导体装置和传感器的外形尺寸(formfactor)。
发明内容
本发明构思的示例性实施例提供一种衬底接合设备以及一种使用该衬底接合设备的衬底接合方法,其中,防止并减小衬底上发生的变形缺陷。
根据本发明构思的示例性实施例,一种衬底接合设备包括:下卡盘,其承接下衬底;以及上卡盘,其布置在下卡盘上方。上衬底固定于上卡盘。上卡盘和下卡盘将上衬底和下衬底接合。上卡盘具有朝向下卡盘的上凸表面。所述上凸表面包括沿方位角方向交替布置的多个第一脊和多个第一谷。
根据本发明构思的示例性实施例,一种衬底接合设备包括:下卡盘,其装载下衬底,以及上卡盘,其布置在下卡盘上方。上衬底固定于上卡盘。上卡盘和下卡盘将上衬底与下衬底接合。上卡盘具有朝向下卡盘的上凸表面,并且所述上凸表面沿方位角方向是不平坦的。
根据本发明构思的示例性实施例,一种衬底接合方法包括步骤:将上衬底固定在上卡盘上;以及将上衬底与下衬底接合。下衬底被布置在下卡盘上,下卡盘面对上卡盘。将上衬底与下衬底接合的步骤包括:将上衬底的中心与下衬底的中心接合;以及将上衬底的边缘与下衬底的边缘接合。将上衬底的边缘与下衬底的边缘接合的步骤包括:将上衬底的多个第一脊部与下衬底的多个第二脊部接合;以及将布置在所述第一脊部之间的多个第一谷部与布置在所述第二脊部之间的多个第二谷部接合。
附图说明
通过参照附图详细描述本发明构思的示例性实施例,本发明构思的上述特征和其他特征将变得更加明显,在附图中:
图1示出了显示根据本发明构思的示例性实施例的衬底接合设备100的平面图。
图2示出了沿图1的线I-I'和线II-II'截取的横截面图。
图3示出了显示根据比较示例的卡盘的平面图。
图4示出了显示沿着图1和图2中所示的上衬底的边缘截取的上衬底的横截面图。
图5示出了显示沿着图1和图2中所示的下衬底的边缘截取的下衬底的横截面图。
图6示出了显示分别沿图1的线I-I'和II-II'截取的上卡盘和下卡盘的示例的横截面图。
图7示出了显示根据本发明构思的示例性实施例的衬底接合方法的流程图。
图8示出了显示图7的流程图中的衬底接合操作的示例的流程图。
图9和图10示出了显示在图2中所示的接合上衬底和下衬底的工艺的横截面图。
图11示出了显示图8的流程图中的衬底边缘接合操作的示例的流程图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910891345.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:方法和设备
- 下一篇:碳化硅器件和用于形成碳化硅器件的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造