[发明专利]Flash器件耐久性能测试方法

说明书

本发明提供一种Flash器件耐久性能测试方法，提供待包含有数个存储单元的待测Flash器件，数个存储单元中包含测试条件相同和不同的多个端口，其中测试条件相同的端口连接至同一个脉冲发生单元，测试条件不同的端口分别单独连接一个脉冲发生单元；使得所有脉冲发生单元分别发出N个周期的同步脉冲电压信号，其中Flash器件的一个擦除和写入作为一个周期；对每个周期下擦除和写入状态的阈值电压分别进行测试。本发明将传统测试方法中所有的直流信号全部转化成脉冲信号，并将相同测试条件的端口连接在同一个脉冲发生单元，利用脉冲发生单元发出同步的周期性波形的特性，进行N次的反复擦除和写入。从而节省测试时间，提高生测试效率，降低生产运营成本。

技术领域

本发明涉及半导体制造领域，特别是涉及一种Flash器件耐久性能测试方法。

背景技术

在所有的闪存器件(Flash)测试项目中，耐久性能是衡量器件可靠性的必要测试项目，耐久性(Endurance)是器件在反复写入和擦除多次之后，其阈值电压的变化趋势，通常的业界标准在10万～100万次的编程、擦除循环。传统的耐久性测试方法，即擦除-写入-擦除-写入……擦除-写入，在特定的次数后读取阈值电压，从阈值电压的变化趋势，获得其耐久性能的体现。

传统方法在擦除和写入时的实现过程中，因测试中各个端口施加的电压不同，所以擦除之前要首先连接各个端口到相应的SMU(施加直流电压)和PGU(脉冲发生单元)，然后再进行施加电压及脉冲进行擦除，之后断开，再根据写入的条件重新连接，然后再施加电压及PGU进行写入，如图1所示，图1显示为现有技术中的一个擦除和写入周期示意图。

以E-flash为例，图2显示为现有技术的E-flash可靠性测试中写入的电压条件示意图；图3显示为现有技术的E-flash可靠性测试中擦除的电压条件示意图。使用程序进行硬件连接一次所需大约0.1秒，擦除操作需大约6毫秒，写入操作需大约2毫秒，故一个擦除和写入周期中，硬件连接占据了主要时间，按照10万次的擦除和写入循环计算，整个测试过程需要5.5个小时。

因为有反复的擦除和写入，而每次擦除和写入之前都要重新进行硬件连接，然后施加相应的电压条件，而这个过程中，硬件连接占据了大量的时间，因此，需要提出一种新的Flash器件耐久性能测试方法来缩短测试时间。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种Flash器件耐久性能测试方法，用于解决现有技术中由于每次擦除和写入之前都要重新进行硬件连接，之后再施加相应的电压条件，硬件连接占据了大量的时间问题。

为实现上述目的及其他相关目的，本发明提供一种Flash器件耐久性能测试方法，该方法至少包括以下步骤：步骤一、提供待测试的Flash器件，该Flash器件包含数个存储单元；步骤二、所述数个存储单元中包含测试条件相同和不同的多个端口，其中测试条件相同的端口连接至同一个脉冲发生单元，测试条件不同的端口分别单独连接一个脉冲发生单元；步骤三、使得步骤二中的所述脉冲发生单元分别发出N个周期的同步脉冲电压信号，其中所述Flash器件的一个擦除和写入作为一个所述周期；步骤四、对每个周期下的所述Flash器件的擦除和写入状态的阈值电压分别进行测试。

优选地，步骤一中所述Flash器件包含的存储单元分别为第一至第四存储单元。

优选地，步骤二中所述多个端口包括：所述第一、第二存储单元的控制栅连接形成的CG1端；所述第三、第四存储单元的控制栅连接形成的CG2端；所述第一、第二存储单元的选择栅连接形成的SG1端；所述第三、第四存储单元的选择栅连接形成的SG2端；所述第一至第四存储单元的Source端连接形成的CSL端；所述第一、第三存储单元的Drain端连接形成的BL1端；所述第二、第四存储单元的Drain端连接形成的BL2端；所述第三、第四的Pwell端连接形成的PW端。