[发明专利]有效利用常闭缺陷单元的纳米CMOS电路高效容错方法

权利要求书

1.有效利用常闭缺陷单元的纳米CMOS电路高效容错方法，其特征在于，包括以下步骤：

步骤①：根据纳米CMOS电路中各纳米二极管的缺陷情况生成缺陷图；对于纳米CMOS电路中任一纳米CMOS单元K，若其纳米二极管存在常闭缺陷，则定义该纳米CMOS单元K为常闭缺陷单元；位于常闭缺陷单元K的输入连通域内，任一通过输出纳米线与常闭缺陷单元K的存在常闭缺陷的纳米二极管连接的纳米CMOS单元称为常闭缺陷单元K的顺序输入单元，将常闭缺陷单元K的输入连通域内所有顺序输入单元的集合记为Λ(K)，集合Λ(K)内任一纳米CMOS单元的信号能够定向传输到常闭缺陷单元K；

步骤②：若Λ(K)中存在已映射的纳米CMOS单元Λ(K)_i的信号均为常闭缺陷单元K的输入信号，即映射于纳米CMOS单元Λ(K)_i和常闭缺陷单元K的门节点具有连接关系，且映射于常闭缺陷单元K的门节点不受Λ(K)中未映射的纳米CMOS单元Λ(K)_j的影响时，定义此时的常闭缺陷单元K为可利用常闭缺陷单元；

若Λ(K)中存在纳米CMOS单元Λ(K)_m的信号并非常闭缺陷单元K的输入信号，即映射于纳米CMOS单元Λ(K)_m和常闭缺陷单元K的门节点没有连接关系时，Λ(K)_m→K的定向信号传输路径会将纳米CMOS单元Λ(K)_m的输出信号错误地添加到常闭缺陷单元K的逻辑功能中，定义此时的常闭缺陷单元K为不可利用常闭缺陷单元；

步骤③：将待映射的逻辑电路转化为或非逻辑和非逻辑组成的逻辑电路，定义从原始输入信号到门节点g的所有路径中经历的最多门节点的个数称为门节点g的逻辑级，定义从原始输入信号到具有最高逻辑级的原始输出信号所经过的延时最长的逻辑路径为关键路径，定义位于关键路径中的门节点为关键节点；

步骤④：对逻辑电路原始输入信号进行排序，将位于最低逻辑级的关键节点中所包含的原始输入信号排列于最中间，逻辑级大一级的关键节点中包含的原始输入信号排列于位于最中间的原始输入信号的两边，以此类推，随逻辑级数的增加，将高级关键节点中包含的原始输入信号与低一级关键节点中包含的原始输入信号就近排列；

对关键节点中包含的原始输入信号排序完成后，将关键节点中未包含的原始输入信号，根据其输出节点所处逻辑级的增长顺序，先后依次排列于已排序完成的原始输入信号两边；

得到排序好的所有原始输入信号后，将所有原始输入信号按照排列的顺序映射于纳米CMOS电路边界的无缺陷纳米CMOS单元中；

步骤⑤：对非原始输入信号的门节点按照逻辑级递增的顺序逐级映射，对当前逻辑级中待映射的门节点g，首先判断待映射的门节点g的所有输入信号F_in(g)所映射的纳米CMOS单元之间是否存在连通域交集；

若存在连通域交集，则转至步骤⑥；

若不存在连通域交集，则将待映射的门节点g随机映射于某一可利用常闭缺陷单元中；若不存在可利用常闭缺陷单元，则将待映射的门节点g随机映射于某一未映射的无缺陷纳米CMOS单元中；

待映射的门节点g映射完成后，若当前逻辑级内没有未映射的门节点，则转至步骤⑧；若当前逻辑级内门节点未遍历完成，则循环步骤⑤；

步骤⑥：对连通域交集内的纳米CMOS单元进行判断，若连通域交集内存在常闭缺陷单元，且常闭缺陷单元为待映射的门节点g的可利用常闭缺陷单元，则将该常闭缺陷单元作为待映射的门节点g的可能映射单元加入候选集合S；

若遍历连通域交集后，没有待映射的门节点g的可利用常闭缺陷单元，则对连通域交集内的无缺陷纳米CMOS单元进行判断，与待映射的门节点g有共同输出的门节点所映射的单元记为A，若连通域交集内任一无缺陷纳米CMOS单元D与A的距离小于2r-2，其中r表示连通域半径，则将无缺陷纳米CMOS单元D作为待映射的门节点g的可能映射单元加入候选集合S；

步骤⑦：对集合S中的可能映射单元按照线长公式计算映射代价，线长公式为：

其中，F_in(g)表示待映射的门节点g的所有输入信号，p(g')表示待映射的门节点g的任一已映射的输入节点g’的映射单元B，R(p(g'),c)表示集合S中的任一可能映射单元c与p(g')间的曼哈顿距离；

对集合S中的可能映射单元的线长按递增顺序排列，随机选择排列于前50％的纳米CMOS单元用于映射待映射的门节点g；

若所选择的用于映射的纳米CMOS单元是常闭缺陷单元K，则判断集合Λ(K)中是否存在未映射的顺序输入单元，若存在未映射的顺序输入单元，为防止常闭缺陷单元K的逻辑功能受到未映射的顺序输入单元影响，采用互补信号清零操作阻隔未映射的顺序输入单元的缺陷传播能力，保证其输出信号逻辑值恒为逻辑0；若不存在未映射的顺序输入单元，则待映射的门节点g映射完毕，重复步骤⑤，对下一待映射的门节点进行映射；

步骤⑧：判断当前已映射的各门节点是否存在错误，采用不良函数计算为：

其中：

g和g”表示已映射的门节点，且g”为g的输入或输出节点；

p(g)表示已映射的门节点g所映射的纳米CMOS单元，c(g)表示p(g)的输入连通域内的纳米CMOS单元；

表示在p(g)的连通域范围内的所有纳米CMOS单元与p(g)之间的纳米二极管存在的常闭缺陷的情况之和；若纳米二极管存在常闭缺陷，则表示逻辑电路门节点的平均扇入扇出度之和；

表示在已映射的门节点g与已映射的门节点g”之间的纳米CMOS单元之间不满足连通域约束的情况之和；若违反连通域约束，则U_g”,g＝1；

若当前已映射的各门节点的不良函数值均等于0，则当前的映射结果正确，转至步骤⑩；若存在不良函数值大于0的门节点，则该门节点被选择为待容错门节点进行容错，由于是一个大于1的数字，因此对于映射于常闭缺陷单元K的门节点，优先被选择进行容错；将所有待容错门节点根据badness_g值降序排列，依次容忍映射结果；

步骤⑨：采用禁忌搜索算法，针对被选择进行容错的门节点，在其映射的纳米CMOS单元的连通域范围内搜索可替换的纳米CMOS单元，用于将待容错的门节点进行重新映射；

将所有可替换的纳米CMOS单元作为候选单元汇总为候选表，计算候选表中各候选单元交换后的成本值，选择成本值最小的单元进行交换，成本函数表示为；

其中：

badness_g表示已映射的门节点g的不良函数值；

wire_p(g)表示已映射的门节点g所映射的纳米CMOS单元p(g)与已映射的门节点g的输入节点所映射的纳米CMOS单元之间的互连线长总和；

N表示已映射的门节点总和；

完成重新映射后返回步骤⑧判断已映射的各门节点是否容错完毕；

步骤⑩：当前逻辑级内门节点的容错映射结束，重复步骤⑥-步骤⑨，进行下一逻辑级门节点的容错映射，直至逻辑电路中所有门节点映射完毕，最终存在常闭缺陷的纳米CMOS电路实现正确的逻辑功能。