[发明专利]芯片沟槽的制备方法与芯片的制备方法在审
| 申请号： | 201910901032.1 | 申请日： | 2019-09-23 |
| 公开（公告）号： | CN110783189A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 王文兵;史波;肖婷 | 申请（专利权）人： | 珠海格力电器股份有限公司 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308 |
| 代理公司： | 11662 北京华夏泰和知识产权代理有限公司 | 代理人： | 邵淑双 |
| 地址： | 519070*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽区 衬底 制备 过渡区 阻挡区 芯片沟槽 刻蚀孔 包围 侧墙 预设 表面形成掩膜 光刻技术 精度限制 曝光显影 侧壁 减小 刻蚀 围设 掩膜 芯片 | ||
1.一种芯片沟槽的制备方法，其特征在于，包括：
提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；
在所述阻挡区对应的所述衬底的表面形成掩膜；
在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，并形成围设所述沟槽区的刻蚀孔；
对所述刻蚀孔处的衬底进行刻蚀形成沟槽。
2.根据权利要求1所述的制备方法，其特征在于，所述在所述阻挡区对应的所述衬底的表面形成掩膜，包括：
在所述衬底的表面形成掩蔽薄膜；
刻蚀去除所述沟槽区和所述过渡区的掩蔽薄膜，在所述阻挡区形成所述掩膜，并形成同时围设所述过渡区和所述沟槽区的通孔。
3.根据权利要求2所述的制备方法，其特征在于，所述掩膜的侧壁垂直于所述衬底的表面。
4.根据权利要求2所述的制备方法，其特征在于，所述在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔，包括：
在所述掩膜的表面和所述通孔内形成侧墙薄膜；
刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
5.根据权利要求4所述的制备方法，其特征在于，自所述掩膜至所述衬底方向，形成的所述侧墙的侧壁在所述通孔径向方向的延伸距离逐渐增大。
6.根据权利要求4所述的制备方法，其特征在于，形成的所述侧墙薄膜为LPTEOS薄膜。
7.根据权利要求4所述的制备方法，其特征在于，所述刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙，包括：
利用选择性刻蚀技术刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。
8.一种芯片的制备方法，其特征在于，包括：
利用权利要求1-6任一项所述的制备方法制备沟槽。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海格力电器股份有限公司，未经珠海格力电器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910901032.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：蚀刻方法和蚀刻装置
- 下一篇：等离子体处理方法和等离子体处理装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
