[发明专利]芯片沟槽的制备方法与芯片的制备方法

说明书

本发明涉及一种芯片沟槽的制备方法与芯片的制备方法，该芯片沟槽的制备方法包括：提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；在所述阻挡区对应的所述衬底的表面形成掩膜；在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；对所述刻蚀孔处的衬底进行刻蚀形成沟槽。利用本发明的制备方法能够解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题，达到减小沟槽尺寸的目的。

技术领域

本发明涉及半导体技术领域，尤其涉及一种芯片沟槽的制备方法与芯片的制备方法。

背景技术

减小芯片面积是当前芯片研发领域的共同目标，为提高芯片的各项性能指标，常常需要在衬底上制备沟槽。但是随着芯片面积的不断减小，相应地制备的沟槽的尺寸也在减小。由于光刻技术的限制，沟槽尺寸太小的话，在曝光显影的时候精度不够，存在很大误差。因此，采用目前的直接使用光罩的方法来减小沟槽的尺寸行不通。

发明内容

本发明的第一目的在于提供一种芯片沟槽的制备方法，以解决现有技术中利用光刻技术制备沟槽时由于曝光显影精度限制造成的无法减少沟槽尺寸的问题。

本发明的第二目的在于提供一种芯片的制备方法，以减少芯片的面积。

为实现上述发明目的，本发明采用的技术方案如下：

第一方面，本发明提供一种芯片沟槽的制备方法，包括：

提供衬底，在所述衬底的表面预设沟槽区和包围所述沟槽区的非沟槽区；其中，所述非沟槽区包括预设的阻挡区和过渡区，所述过渡区包围所述沟槽区，所述阻挡区包围所述过渡区；

在所述阻挡区对应的所述衬底的表面形成掩膜；

在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔；

对所述刻蚀孔处的衬底进行刻蚀形成沟槽。

进一步地，在所述阻挡区对应的所述衬底的表面形成掩膜，包括：

在所述衬底的表面形成掩蔽薄膜；

刻蚀去除所述沟槽区和所述过渡区的掩蔽薄膜，在所述阻挡区形成所述掩膜，并形成同时围设所述过渡区和所述沟槽区的通孔。

进一步地，所述掩膜的侧壁垂直于所述衬底的表面。

进一步地，在所述过渡区对应的所述衬底的表面且在所述掩膜的侧壁形成侧墙，所述侧墙形成围设所述沟槽区的刻蚀孔，包括：

在所述掩膜的表面和所述通孔内形成侧墙薄膜；

刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。

进一步地，自所述掩膜至所述衬底方向，形成的所述侧墙的侧壁在所述通孔径向方向的延伸距离逐渐增大。

进一步地，形成的所述侧墙薄膜为LPTEOS薄膜。

进一步地，刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙，包括：

利用选择性刻蚀技术刻蚀去除所述掩膜表面和所述沟槽区的侧墙薄膜，在所述过渡区形成所述侧墙。

第二方面，本发明提供一种芯片的制备方法，包括：

利用本发明第一方面的制备方法制备沟槽。

本发明提供的上述技术方案与现有技术相比具有如下优点：