[发明专利]包括场隔离层的集成电路器件及其制造方法

说明书

本发明公开一种集成电路器件，该集成电路器件包括静态随机存取存储器(SRAM)阵列，该SRAM阵列包括：第一至第四有源鳍，沿第一方向彼此平行地延伸；第一栅极线，与第二至第四有源鳍重叠；第二栅极线，在第一方向上与第一栅极线间隔开并与第一至第三有源鳍重叠；第三栅极线，在第一方向上与第一栅极线间隔开并与第四有源鳍重叠；第四栅极线，在第一方向上与第二栅极线间隔开并与第一有源鳍重叠；第一场隔离层，接触第二有源鳍的一端；以及第二场隔离层，接触第三有源鳍的一端。第一至第四栅极线沿与第一方向交叉的第二方向延伸。

技术领域

本发明构思涉及一种包括场隔离层的集成电路器件及其制造方法。

背景技术

随着近来对半导体器件的更高集成度的不断增长的需求，实现使用者所要求的晶体管性能变得越来越困难。为了克服这个困难，已经提出各种场效应晶体管(FET)结构。例如，已经提出高k电介质/金属栅极结构来代替分别使用硅氧化物和多晶硅作为栅极绝缘层和栅电极材料的传统FET结构。

随着FET的特征尺寸减小，栅极的长度和形成在栅极下面的沟道的长度也会减小。较短的沟道长度会降低FET的可靠性。因此，为了提高晶体管的操作稳定性和可靠性(其是确定集成电路的性能的重要因素)，已经进行用于改善集成电路器件的制造工艺和结构的各种努力。

发明内容

本发明构思的示范性实施方式提供一种具有增强的集成度和性能的集成电路器件以及制造该集成电路器件的方法。

根据本发明构思的一示范性实施方式的集成电路器件包括静态随机存取存储器(SRAM)阵列，该SRAM阵列包括在基板上的多个SRAM单元，SRAM阵列包括：第一至第四有源鳍，沿第一方向延伸并设置为彼此平行；第一栅极线，沿与第一方向交叉的第二方向延伸并与第二至第四有源鳍重叠；第二栅极线，在第一方向上与第一栅极线间隔开，沿第二方向延伸，并与第一至第三有源鳍重叠；第三栅极线，在第一方向上与第一栅极线间隔开，沿第二方向延伸，并与第四有源鳍重叠；第四栅极线，在第一方向上与第二栅极线间隔开，沿第二方向延伸，并与第一有源鳍重叠；第一场隔离层，与第二有源鳍的一端接触；以及第二场隔离层，与第三有源鳍的一端接触。

根据本发明构思的一示范性实施方式的集成电路器件包括静态随机存取存储器(SRAM)阵列，该SRAM阵列包括在基板上的多个SRAM单元，SRAM阵列包括：有源鳍，在基板上沿第一方向延伸；栅极线，与有源鳍交叉并沿垂直于第一方向的第二方向延伸；反相器，包括形成在有源鳍和栅极线的交叉点处的上拉晶体管和下拉晶体管；传输晶体管，连接到反相器的输出节点；以及场隔离层，在第一方向上与上拉晶体管成直线。栅极线可以包括由上拉晶体管和下拉晶体管共用的第一栅极线以及由传输晶体管共用的第二栅极线。

根据本发明构思的一示范性实施方式的集成电路器件包括：基板，包括NMOS区域和PMOS区域；第一有源鳍，在基板上的PMOS区域中沿第一方向延伸；第二有源鳍，在基板上的PMOS区域中沿第一方向延伸并在第一方向上与第一有源鳍间隔开；器件隔离层，覆盖第一有源鳍和第二有源鳍中的每个的下侧壁并沿第一方向延伸；第一栅极线，在器件隔离层上与第一有源鳍交叉并沿与第一方向交叉的第二方向延伸；第二栅极线，在器件隔离层上与第二有源鳍交叉，并沿第二方向延伸；以及场隔离层，设置在第一有源鳍、第二有源鳍和器件隔离层之间。场隔离层可以在PMOS区域中并可以包括氮化物。

附图说明

通过参照附图详细描述本发明构思的示范性实施方式，本发明构思的以上和其它的目的和特征对于本领域普通技术人员将变得更加明显，附图中：

图1是用于描述根据本发明构思的一示范性实施方式的集成电路器件的电路图；

图2是示意性地示出根据本发明构思的一示范性实施方式的集成电路器件的主要部件的平面图；

图3是根据本发明构思的一示范性实施方式的沿着图2的线I-I'截取的剖视图；