[发明专利]用于存储器的内部时钟的生成中的单个位翻转的检测的电路

权利要求书

1.一种故障确定电路，包括：

主从锁存器装置，在活动模式下，被配置为：

从时钟锁存器接收内部时钟信号，所述内部时钟信号旨在响应于外部时钟信号上升而上升；

响应于所述外部时钟信号的上升沿，生成故障标志信号的上升沿；

如果发生所述内部时钟信号的上升沿，则响应于所述内部时钟信号的所述上升沿，生成所述故障标志信号的下降沿；

响应于所述内部时钟信号的下降沿，锁存所述故障标志信号；以及

其中如果在锁存之前，所述故障标志信号的所述下降沿没有被生成，则锁存的所述故障信号指示所述时钟锁存器中的单个位翻转。

2.根据权利要求1所述的故障确定电路，其中所述主从锁存器装置在非活动模式下被配置为：

响应于所述外部时钟信号的上升沿，生成故障标志信号的上升沿；

如果发生所述内部时钟信号的上升沿，则响应于所述内部时钟信号的所述上升沿，生成所述故障标志信号的下降沿；以及

如果发生所述内部时钟信号的所述上升沿，则响应于所述内部时钟信号的下降沿，锁存所述故障标志信号；

其中如果在锁存之前，所述故障标志信号的所述下降沿被生成，则锁存的所述故障信号指示所述时钟锁存器中的单个位翻转。

3.根据权利要求1所述的故障确定电路，其中所述主从锁存器装置包括：

第一锁存器，具有接收所述外部时钟信号的反相的第一输入、接收所述内部时钟信号的第二输入、以及输出；

反相器，被耦合到所述第一锁存器的所述输出；以及

第二锁存器，具有接收基于所述外部时钟信号的所述反相和所述第一锁存器的所述输出的反相的信号的非反相使能端子、接收基于所述内部时钟信号的信号的反相使能端子、被耦合以从所述反相器接收输出的输入、以及输出。

4.根据权利要求3所述的故障确定电路，其中所述第一锁存器包括NOR逻辑电路；并且其中所述第二锁存器包括NOT逻辑电路。

5.根据权利要求3所述的故障确定电路，其中所述第二锁存器包括：

第一三态反相器，具有接收所述外部时钟信号的所述反相的反相使能端子、接收所述内部时钟信号的非反相使能端子、以及被耦合以从所述反相器接收输出的输入；

第一反相器，具有被耦合到所述第一三态反相器的输出的输入；以及

第二三态反相器，具有反相使能端子、非反相使能端子、被耦合到所述第一反相器的输出的输入、以及被耦合到所述第一反相器的输入的输出。

6.根据权利要求5所述的故障确定电路，其中所述第二锁存器还包括：

PMOS晶体管，具有被耦合到电源节点的源极、被耦合到所述第二三态反相器的所述反相使能端子的漏极、以及被耦合到所述内部时钟信号的栅极；

第一NMOS晶体管，具有被耦合到所述第二三态反相器的所述非反相使能端子的漏极、被耦合到地的源极、以及被耦合以从所述反相器接收输出的栅极，所述反相器接收所述第一锁存器的输出；

第二NMOS晶体管，具有被耦合到所述第二三态反相器的所述非反相使能端子的漏极、被耦合到地的源极、以及被耦合到所述外部时钟信号的所述反相的栅极；以及

反相器，从所述第一反相器接收输入并且在其输出处产生所述故障标志信号。