[发明专利]用于存储器的内部时钟的生成中的单个位翻转的检测的电路

说明书

本公开的实施例涉及用于存储器的内部时钟的生成中的单个位翻转的检测的电路。一种故障确定电路，包括锁存器电路，该锁存器电路从时钟锁存器接收内部时钟，该内部时钟响应于外部时钟上升而上升。响应于外部时钟的上升沿，电路生成故障标志的上升沿。如果发生了内部时钟的上升沿，则响应于内部时钟的上升沿，故障标志下降。然后，故障标志被锁存。如果时钟锁存器处于活动模式，则如果在锁存之前故障标志的下降沿没有被生成，锁存的故障标志指示时钟锁存器中的单个位翻转，并且如果时钟锁存器处于非活动模式，则如果在锁存之前故障标志的下降沿被生成，锁存的故障标志指示时钟锁存器中的单个位翻转。

相关申请

本申请要求于2018年9月24日提交的美国临时申请专利号62/735,489的优先权，其内容在法律允许的最大程度内通过引用并入。

技术领域

本申请涉及存储器单元领域，并且，具体涉及一种用于锁存器中单个位翻转的检测的电路，该锁存器生成内部时钟用于自定时存储器单元。

背景技术

锁存器被用于数字系统中的多种功能。图1示出了典型锁存器1，并且锁存器1由第一三态反相器2、反相器3和第二三态反相器4组成。该三态反相器2接收锁存器的输入信号IN，并且由时钟信号CK使能。反相器3被耦合到三态反相器2的输出，并且生成锁存器的输出OUT。三态反相器4以正反馈布置与反相器3耦合，并且由时钟反相信号CKB(时钟信号CK的反相)使能。

当时钟信号CK处于逻辑高电平时，三态反相器4被禁用，并且三态反相器2被使能，并且在输入IN处使逻辑电平反相，然后，该逻辑电平在输出OUT处由反相器3返回其初始状态。当时钟信号CK返回到逻辑低电平时，三态驱动器2被禁用，并且三态驱动器4被使能。由于反相器3和三态反相器4的反馈环路，这将输入IN锁存到输出OUT，从而有效地存储来自输入IN的逻辑电平(位)，直到时钟信号CK返回到逻辑高电平为止。

如果锁存器1由辐射击中，则所存储的单个数据位可以倒转。该错误可以称为单个位翻转(SBU)。

在自定时存储器中，响应于检测到外部时钟信号的上升沿，内部时钟信号被生成并且被锁存，直到存储器完成成功操作并且生成逻辑高电平的内部复位信号。

图2中示出了用于存储器的示例时钟锁存器5，并且该时钟锁存器5由NAND门6和三态反相器7组成。NAND门6从其输出接收反馈作为输入(在由三态反相器7反相之后)、以及复位信号RESET和时钟信号CK作为输入。三态反相器7以正反馈布置与NAND门6耦合，并且由时钟反相信号CKB使能。反馈布置和NAND逻辑产生置位和自动复位行为，其中在NAND门6的输出处生成内部时钟反相信号INTCKB(内部时钟信号INTCK的反相)。

在该时钟锁存器5的操作期间，单个位翻转错误的发生是特别不希望的。现在，另外参考图3对这种潜在的单个位翻转进行讨论。

单个位翻转可能在活动周期(其中存储器被使能，并且时钟锁存器响应于外部时钟信号CK而要生成内部时钟信号INTCK)期间发生，如以下情况所示：时钟信号CK脉冲10的上升沿和自动复位行为适当地生成内部时钟信号INTCK脉冲14，但是由于辐射冲击，另一内部时钟信号INTCK脉冲15被虚假地生成。在活动周期期间单个位翻转的另一示例可以发生在时钟信号CK脉冲12的上升沿开始生成内部时钟信号INTCK脉冲17，但是脉冲快速下降到逻辑低电平而没有达到逻辑高电平的情况下，导致缺少可读的内部时钟信号INTCK脉冲。在活动周期期间单个位翻转的另一示例可以发生在时钟信号CK脉冲13的上升沿开始生成内部时钟信号INTCK脉冲18的情况下，其中脉冲达到逻辑高电平，但由于复位信号RESET的不适当上升而导致过早地退回到逻辑低电平。

在活动周期期间的这些单个位翻转可能导致读/写故障或虚假操作被执行。单个位翻转在非活动周期(其中存储器未被使能)期间也可能发生，如以下情况所示：时钟信号CK脉冲11的上升沿导致内部时钟信号INTCK16脉冲的虚假生成。