[发明专利]用于纳米级相变存储器单元的水平电极配置结构

说明书

本发明公开了一种用于纳米级相变存储器单元的水平电极配置结构，其中：水平电极配置结构包括上层电极材料层和下层相变材料层；上层电极材料层包括外环共漏接地上层电极和内部源端上层电极，内部源端上层电极位于外环共漏接地上层电极中，两者之间具有环形槽；内部源端上层电极接源端、外环共漏接地上层电极共漏接地、不可进行源漏端交换，电流从内部源端上层电极的等电势面水平流向外环共漏接地上层电极的外环等电势面。对于高阻非晶态，与方形结构相比，等效阻值R显著降低，读取电流增大，便于进行正确读取。而且，电流的水平流向方式减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。

技术领域

本发明属于微电子领域，涉及一种用于纳米级相变存储器单元的水平电极配置结构，具体涉及一种以硫系相变材料为基底的相变存储器元件的设计及其应用。

背景技术

以硫系相变材料为基底的相变存储器，通过晶相和非晶相之间巨大的电阻差异来存储信息数据，甚至可以做到多级相变存储。这种相变过程随着尺寸减小而具有低功耗、高密度的成本优势，因而业界对纳米级相变存储器的开发极为关注。

目前在相变单元结构设计上比较成熟应用有T型结构、侧墙接触型结构等，其目的是为了降低非晶化过程的电流，从而降低功耗。这种结构把一个相变存储单元视作一个不变的两端元件，通过限制其中一端的截面积，增大非晶化过程的电流密度，降低非晶化过程的电流，从而降低功耗。

事实上在相变单元不断缩小的过程中，相变材料本身的纳米效应逐渐变得不可忽视。尤其是进入10nm尺度以下，非晶相的阻值变得非常大，导致读取电流过小无法正确读出，需要更大的电流才能读出。

因此，有必要提出一种适用于纳米级相变单元的新型电极配置结构，来解决纳米级下、高阻非晶化过程中的读取电流过小的问题以及功耗问题。

发明内容

针对现有技术以上缺陷或改进需求中的至少一种，特别是，在相变单元缩小到纳米级导致纳米效应突出的情况下，高阻非晶化过程中如何正确读取电流及如何降低功耗，本发明提供了一种用于纳米级相变存储器单元的水平电极配置结构，对于高阻非晶态，其上层电极材料层的内电极接源端、外环电极共漏接地，电流从内部圆形等电势面水平流向外环等电势面，与方形结构相比，等效阻值R显著降低(特征尺寸越小的单元，降低等效阻值能力越强)，读取电流增大，便于进行正确读取。而且，电流的水平流向方式减小了一般意义上的两端元件串联电流损耗，从而降低了非晶化过程所需要的阈值电流，减小了整体功耗。

为实现上述目的，按照本发明的一个方面，提供了一种用于纳米级相变存储器单元的水平电极配置结构，其中：

所述水平电极配置结构包括上层电极材料层和下层相变材料层；

所述上层电极材料层包括外环共漏接地上层电极和内部源端上层电极，所述内部源端上层电极位于所述外环共漏接地上层电极中，两者之间具有环形槽；

所述内部源端上层电极接源端、所述外环共漏接地上层电极共漏接地、不可进行源漏端交换，电流从所述内部源端上层电极的等电势面水平流向所述外环共漏接地上层电极的外环等电势面。

优选地，所述外环共漏接地上层电极和内部源端上层电极是基于同一次光刻工序形成的，采用相同的材料。

优选地，所述上层电极材料层之上设置绝缘介质保护层。

优选地，所述上层电极材料层之上不设置绝缘介质保护层。

优选地，所述上层电极材料层和下层相变材料层之间设置金属粘附层或电极匹配层。

优选地，所述金属粘附层或电极匹配层为Ti。

优选地，所述上层电极材料层和下层相变材料层之间直接接触、不设置金属粘附层或电极匹配层。