[发明专利]一种半导体结构及其制作方法

权利要求书

1.一种半导体结构的制作方法，其特征在于，包括以下步骤：

提供一衬底，形成厚度方向上沉积温度梯度变化的硬掩膜叠层于所述衬底上，所述硬掩膜叠层包括至少两层硬掩膜层，不同的所述硬掩膜层对应不同的所述沉积温度以使所述硬掩膜叠层在厚度方向上的质量呈梯度变化，其中，沉积温度较高的所述硬掩膜层的致密度高于沉积温度较低的所述硬掩膜层的致密度；

形成开口于所述硬掩膜叠层中，所述开口暴露出所述衬底上表面，且所述开口的顶端尺寸与底端尺寸不同；

以具有所述开口的所述硬掩膜叠层为掩膜，形成具有目标关键尺寸的凹陷结构于所述衬底中。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于：采用相同的刻蚀条件形成所述开口，所述开口的宽度在厚度方向上呈梯度变化。

3.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述开口至少有两段采用不同的刻蚀条件，其中，至少有一段的宽度在厚度方向上呈梯度变化，且最下面一段具有垂直侧壁。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述硬掩膜叠层在厚度方向上的沉积温度自下而上依次降低，所述开口至少有一段的宽度自上而下梯度减小。

5.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述硬掩膜叠层在厚度方向上的沉积温度自下而上依次升高，所述开口至少有一段的宽度自上而下梯度增大。

6.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述硬掩膜叠层自下而上依次包括下层硬掩膜层、中层硬掩膜层及上层硬掩膜层，所述上层硬掩膜层的致密度高于所述下层硬掩膜层及所述中层硬掩膜层的致密度。

7.根据权利要求6所述的半导体结构的制作方法，其特征在于：所述下层硬掩膜层包括至少两层采用不同沉积温度的所述硬掩膜层，所述中层硬掩膜层及所述上层硬掩膜层分别包括至少一层所述硬掩膜层。

8.根据权利要求6所述的半导体结构的制作方法，其特征在于：所述开口位于所述上层硬掩膜层及所述中层硬掩膜层中的部分采用相同的刻蚀条件；所述开口位于所述下层硬掩膜层中的部分至少有两段采用不同的刻蚀条件。

9.根据权利要求8所述的半导体结构的制作方法，其特征在于：所述开口位于所述上层硬掩膜层及所述中层硬掩膜层中的部分的宽度在厚度方向上自上而下逐步扩大，所述开口位于所述下层硬掩膜层中的部分至少分为两段，其中，至少有一段的宽度自上而下梯度增加，且最下面一段具有垂直侧壁。

10.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述凹陷结构包括沟道孔。

11.根据权利要求10所述的半导体结构的制作方法，其特征在于：所述沟道孔具有垂直侧壁。

12.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述硬掩膜层的材质包括无定形碳、SiN及SiO₂中的任意一种。

13.根据权利要求1所述的半导体结构的制作方法，其特征在于：所述衬底包括Si层、SiO₂层及SiN层中的至少一种。

14.根据权利要求1至13任意一项所述的半导体结构的制作方法，其特征在于：在形成所述开口之后，测量所述开口的底端关键尺寸，并将测量得到的所述底端关键尺寸及对应的所述开口的刻蚀条件存储至存储介质中，以建立硬掩膜薄膜质量与关键尺寸关联关系的数据库。