[发明专利]一种低时延与低开销的DBPSK解调器在审
| 申请号： | 201910910666.3 | 申请日： | 2019-09-25 |
| 公开（公告）号： | CN110611631A | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 卢有亮;胡再青;姜书艳;向新明;任伟;卢鹏宇;陈勇;郑伟生 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H04L27/22 | 分类号： | H04L27/22;G06F7/50 |
| 代理公司： | 51268 成都虹盛汇泉专利代理有限公司 | 代理人： | 王伟 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 迭代结果 迭代运算 加法器 解调器 迭代 时延 移位寄存器 结果存储 通信领域 校正模块 逼近法 低开销 低时延 小容量 概率 解调 校正 存储 应用 | ||
1.一种cordic模块，其特征在于，将传统加法器替换为概率加法器，还包括：ROM查找表、移位寄存器以及校正模块，所述ROM查找表用于存储前N/3次迭代的运算结果，若当前迭代次数i小于或等于N/3时，通过ROM查找表地址得到在ROM查找表中存储的迭代结果；若当前迭代次数i大于N/3时，通过在ROM查找表中找到第N/3次迭代结果，再利用概率加法器和移位寄存器进行i-N/3次迭代运算；所述校正模块对当前迭代结果采用最佳一致逼近法进行校正。
2.根据权利要求1所述的一种cordic模块，其特征在于，ROM查找表中存储的前N/3次的迭代运算结果通过传统的cordic算法计算得到。
3.根据权利要求2所述的一种cordic模块，其特征在于，所述N小于或等于16。
4.根据权利要求3所述的一种cordic模块，其特征在于，所述ROM查找表最大地址小于或等于63。
5.一种低时延与低开销的DBPSK解调器，其特征在于，至少包括如权利要求1至4任一项权利要求所述的cordic模块。
6.根据权利要求5所述的一种低时延与低开销的DBPSK解调器，其特征在于，还包括：调制信号输入模块、成型滤波器、相位差分模块，通过调制信号输入模块调制的信号输入成型滤波器中，成形滤波后的信号输入cordic模块进行相位求解，cordic模块输出的相位结果送入差分模块进行相位差分。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910910666.3/1.html，转载请声明来源钻瓜专利网。
