[发明专利]半导体存储器制备方法

权利要求书

1.一种半导体存储器制备方法，其特征在于，包括：

提供半导体基底，所述半导体基底顶面具有多个间隔设置的电容接触区，各电容接触区上形成有与对应所述电容接触区接触的多个间隔设置的电容接触结构，所述电容接触结构上形成有覆盖所述电容接触结构和相邻电容接触结构之间区域的电容隔离结构，其中，所述电容接触结构包括依次向上叠设的电容接触层和导电材料层，所述电容接触层和所述导电材料层的材质不同，并且所述电容接触层在所述半导体基底上的正投影与所述导电材料层在所述半导体基底上的正投影完全重合；

在所述电容隔离结构上形成牺牲层，在所述牺牲层上形成顶部掩膜层，图形化所述顶部掩膜层，在所述顶部掩膜层上开设多个间隔设置的窗口，每个窗口正对一个所述电容接触结构；

依次向下刻蚀所述牺牲层、所述电容隔离结构和所述导电材料层，形成电容孔，通过所述电容孔暴露所述电容接触层；

在所述电容孔内依次形成下电极层、电容介质层和上电极层，所述导电材料层和所述下电极层的材料相同。

2.如权利要求1所述的制备方法，其特征在于，所述半导体基底内形成有基底隔离结构，相邻基底隔离结构之间形成有晶体管结构，所述晶体管结构包括埋入式栅极字线以及位于所述栅极字线两侧的源区和漏区；所述半导体基底顶面的电容接触区之间还具有位线接触区，所述位线接触区包括所述漏区，所述电容接触区包括所述源区；各所述位线接触区上形成有与所述漏区接触的位线接触结构，各所述电容接触结构与所述源区接触，所述位线接触结构与所述电容接触结构之间设有隔离侧墙。

3.如权利要求2所述的制备方法，其特征在于，形成所述埋入式栅极字线的步骤包括：

在所述半导体基底上形成第一掩膜层，图形化所述第一掩膜层，在所述第一掩膜层上开设多个定义栅极位置的窗口，刻蚀所述半导体基底，形成多个第一沟槽；

在所述第一沟槽内壁形成栅介质层，并在所述第一沟槽内填满栅导电层；

回刻所述第一沟槽顶部的栅导电层和栅介质层，保留所述第一沟槽底部的栅导电层和栅介质层，形成栅极字线；

在所述栅极字线上方的第一沟槽内填满第一介质层，所述第一介质层顶面与所述半导体基底顶面齐平。

4.如权利要求3所述的制备方法，其特征在于，形成所述位线接触结构的步骤包括：

在所述半导体基底和第一介质层上形成第二掩膜层，图形化所述第二掩膜层，在所述第二掩膜层上开设暴露所述漏区的窗口，刻蚀所述漏区，形成多个第二沟槽；

在所述第二沟槽内填充第一位线接触层，所述第一位线接触层的顶面与所述第二掩膜层的顶面齐平；

在所述第二掩膜层和第一位线接触层上依次向上形成叠设的第二位线接触层、第三位线接触层、第二介质层和第三掩膜层，图形化所述第三掩膜层，在所述第三掩膜层上开设覆盖所述第二掩膜层的窗口；

依次刻蚀所述第二介质层、第三位线接触层、第二位线接触层和第二掩膜层，去除所述第三掩膜层，所述第一位线接触层、所述第二位线接触层和第三位线接触层形成所述位线接触结构。

5.如权利要求4所述的制备方法，其特征在于，所述第一位线接触层的材料包括多晶硅，所述第二位线接触层的材料包括氮化钛，所述第三位线接触层的材料包括金属钨。

6.如权利要求4所述的制备方法，其特征在于，形成所述隔离侧墙的步骤包括：

在所述半导体基底和所述第一介质层上形成第三介质层，所述第三介质层的顶面与所述第二介质层的顶面齐平，在所述第二介质层和第三介质层上形成第四掩膜层，图形化所述第四掩膜层，使所述第四掩膜层覆盖所述第二介质层并延伸至部分第三介质层区域；

刻蚀所述第三介质层，保留所述位线接触结构侧壁上的第三介质层；

在所述半导体基底的顶面、所述第一介质层的顶面所述第三介质层的表面和所述第二介质层的顶面沉积一层第四介质层，回刻所述第四介质层，保留所述位线接触结构侧壁上的第四介质层，所述第三介质层和所述第四介质层形成所述隔离侧墙。