[发明专利]半导体存储器制备方法

说明书

本申请涉及半导体存储器制备方法，包括：提供半导体基底，半导体基底顶面具有多个间隔设置的电容接触区，各电容接触区上形成有电容接触结构，电容接触结构上形成有覆盖电容接触结构和相邻电容接触结构之间区域的电容隔离结构，其中，电容接触结构包括依次向上叠设的电容接触层和导电材料层；在电容隔离结构上形成牺牲层；依次向下刻蚀牺牲层、电容隔离结构和导电材料层，形成电容孔，通过电容孔暴露电容接触层；在电容孔内依次形成下电极层、电容介质层和上电极层。通过增加导电材料层，提升电容隔离层的位置并减薄牺牲层，有利于对电容隔离层和牺牲层进行刻蚀，降低刻蚀不到位而使下电极板不能与与电容接触层电连接的风险。

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种半导体存储器制备方法。

背景技术

半导体存储器通过电容器存储电荷和释放电荷来记录信息，电容器的其中一电极层与晶体管的源区连接，晶体管的栅极连接字线，晶体管的漏区连接位线，通过控制字线的电压信号而控制晶体管的开通与关断，从而控制电极层是否接入位线电信号，最终控制电容器的电荷量，实现信息的记录。

传统技术中，为提高半导体器件的集成度，通常采用沟槽式电容器。如图1a所示，在半导体基底100＇上依次形成叠设的电容接触层410＇、电容隔离结构500＇和一定厚度的牺牲层610＇，电容隔离结构500＇覆盖并隔离各电容接触层410＇，其中，牺牲层610＇的厚度为D1＇，需要刻蚀的电容孔的深度为D2＇。如图1b所示，依次向下刻蚀牺牲层610＇和电容隔离结构500＇，形成暴露出电容接触层410＇的电容孔，电容孔的刻蚀深度为D2＇。在电容孔内形成电容器，位于电容孔底部的下电极层621＇与电容接触层410＇接触并通过电容接触层410＇与半导体基底100＇的源区电连接。

然而，由于电容孔的深度D2＇较深，牺牲层610＇的厚度D1＇较厚，电容隔离结构500＇所处位置较深，在实际刻蚀过程中，由于刻蚀差异性，边缘区域，容易出现有些电容孔刻蚀不到位、电容孔底部未贯穿牺牲层610＇或电容隔离结构500＇的情况。如图1b所示，一电容孔C＇的实际刻蚀深度为D3＇，D3＇小于D2＇，电容孔C＇未贯穿电容隔离结构500＇，电容孔C＇处的下电极层不能与电容接触层410＇电连接，导致电容孔C＇内的电容器失效。

发明内容

基于此，本申请针对电容孔刻蚀不到位而使电容孔中的电容器失效的技术问题，提出一种半导体存储器制备方法。

一种半导体存储器制备方法，包括：

提供半导体基底，所述半导体基底顶面具有多个间隔设置的电容接触区，各电容接触区上形成有与对应所述电容接触区接触的多个间隔设置的电容接触结构，所述电容接触结构上形成有覆盖所述电容接触结构和相邻电容接触结构之间区域的电容隔离结构，其中，所述电容接触结构包括依次向上叠设的电容接触层和导电材料层；

在所述电容隔离结构上形成牺牲层，在所述牺牲层上形成顶部掩膜层，图形化所述顶部掩膜层，在所述顶部掩膜层上开设多个间隔设置的窗口，每个窗口正对一个所述电容接触结构；

依次向下刻蚀所述牺牲层、所述电容隔离结构和所述导电材料层，形成电容孔，通过所述电容孔暴露所述电容接触层；

在所述电容孔内依次形成下电极层、电容介质层和上电极层。

上述半导体存储器制备方法中，半导体基底上形成有电容接触结构，电容接触结构包括叠设的电容接触层和导电材料层，其中，电容接触层用于电连接电容器下电极层与电容接触区；电容接触结构上叠设有电容隔离结构和牺牲层，依次向下刻蚀牺牲层、电容隔离结构和导电材料层，形成暴露电容接触层的电容孔，电容孔的深度为D2，在电容孔内形成电容器，电容器的下电极层便能通过电容接触层与半导体基底的电容接触区电连接。