[发明专利]用于系统级封装模块的建模方法和电子设备

说明书

本申请涉及半导体可靠性分析技术领域，公开了一种用于系统级封装模块的建模方法。依据印制电路板设计，建立印制电路板模型；依据引脚布局及成型标准，进行引脚、焊盘及焊料建模；其中，印制电路板模型通过引脚和焊料与其他器件连接，形成板级模型。通过建立印制电路板模型为其他部件提供固联基础，进行引脚、焊盘及焊料建模，并将印制电路板模型通过引脚和焊料与其他器件连接，提高了模型的详细度，能够解决现有技术中系统级封装模块建模过于简化导致的局部可靠性分析精度较低的问题。本申请还公开了一种用于系统级封装模块的电子设备。

技术领域

本申请涉及半导体可靠性分析技术领域，特别涉及一种用于系统级封装模块的建模方法和电子设备。

背景技术

系统级封装(SiP，System in Package)技术是一种将不同功能的元器件，通过不同技术混合装载到同一封装之内，并由此提供系统级或子系统级功能的集成封装形式。

随着航空航天电子、军事电子等技术的飞速发展，要求作为现代信息技术关键核心的半导体器件能够最大限度地实现小型化、轻量化、高密度化并满足高可靠性。

高可靠性是半导体器件稳定运行、发挥功能的保证，因此，可靠性分析是半导体器件设计阶段的重要环节。数值仿真是可靠性分析的主要手段，器件的三维模型作为数值仿真的研究对象，其准确性与精细度是仿真结果可靠与否的前提。同时，若要对器件内部结构进行研讨，相较于价格昂贵、需要借助试验手段的实物，计算机辅助设计(CAD，Computer-Aided Design)三维模型成本低廉，方便直观。因此，在半导体器件研制过程中，建立三维详细模型是必不可少且很具有工程意义的。

现有的建模方法一般会省略很多细节，且为了降低模型复杂度，通常对各结构做近似处理。因此，可靠性分析结果只能定性反映器件整体受力分布、薄弱环节及失效趋势，但对于局部受力的定量分析结果却与实际误差较大，若模型太过简化，甚至达不到定性分析的目的。这对于半导体器件的高可靠性分析无疑是不利的，甚至导致器件实际应用中，耗费大量人力物力。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。前述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于系统级封装模块的建模方法，通过增加细节部分的建模，提高了模型的详细度，以解决现有技术中系统级封装模块建模过于简化导致的局部可靠性分析精度较低的问题。

在一些实施例中，用于系统级封装模块的建模方法包括：依据印制电路板设计，建立印制电路板模型；依据引脚布局及成型标准，进行引脚、焊盘及焊料建模；其中，印制电路板模型通过引脚和焊料与其他器件连接，形成板级模型。

本公开实施例提供的用于系统级封装模块的建模方法，可以实现以下技术效果：

通过建立印制电路板模型为其他部件提供固联基础，进行引脚、焊盘及焊料建模，并将印制电路板模型通过引脚和焊料与其他器件连接，提高了模型的详细度，能够解决现有技术中系统级封装模块建模过于简化导致的局部可靠性分析精度较低的问题。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的用于系统级封装模块的建模方法的流程示意图；

图2是本公开实施例提供的器件金相剖切的引脚和焊料实物模型图；

图3是本公开实施例提供的器件简化模型图；